CCS - Centro de Componentes Semicondutores
Circuito Inversor no processo nMOS
Diversas implementações com transistores MOS
Luiz/ Jacobus W Swart
Circuito Inversor nMOS como carga integrada
O inversor nMOS usa invariavelmente um dispositivo MOS funcionando como
resistência de carga. O tamanho reduzido do MOS é motivo básico de seu uso como tal.
Enquanto um MOS de carga de 100K ocupa aproximadamente 25 x 25 m2 , uma resistência
do mesmo valor exigiria 7,5m x 7,5 mm. Outra vantagem importante do uso do MOS como
dispositivo de carga resulta quando se controla sua porta, o qual permite que o dispositivo de
carga conduza apenas em determinados intervalos. É o caso de circuitos de lógica dinâmica,
que apresentam reduzidos níveis de potência.
•Transistor de comando QD
•Transistor de Carga QL
•O tipo de dispositivo pode ser de (Depleção ou Enriquecimento)
•Polaridade do canal ( N ou P) e região de operação ( Triodo ou Saturação)
Tipos de Carga
Carga saturada
A figura abaixo mostra este tipo de inversor. Pode-se notar que a porta do transistor de carga
está ligada ao dreno; desta forma Vgs=Vds e por seguinte Vds > V´ds (Tensão de saturação).
Assim, o transistor de carga operará na região de saturação.
Carga não saturada
Se a porta do nMOS de carga se liga a uma fonte de alimentação Vgg de um valor tal que Vds < V´ds
o transistor trabalhará na região triodo. A condição para conseguir isto é :
Vgg-Vt>Vdd
(45)
Esta condição é fácil de se verificar; de acordo com a figura - 14 se tem:
Vds=Vgs-(Vgg-Vdd)
Se impormos a condição que:
Vds<Vgs-Vt
Assumindo que
V´ds=Vgs-Vt´
Concluímos que o dispositivo de carga está operando na região de triodo.
Características Estáticas do Inversor
•Nível Lógico 1 (Superior)
Carga saturada - Referindo-se à figura anterior, quando Vin=0V, o nMOS de comando estará cortado e a
corrente que flui pelo transistor de carga será devida á fuga da região difundida que forma o dreno do
transistor de comando, QD e a fonte da carga, assumindo que (Vgi)D > 0. O nMOS de carga. O nMOS de
carga para permitir esta passagem de corrente deve ter Vgs>Vgi (Vbs); como é difícil de prever esta corrente
alguns autores aproximam Vgs ao valor Vt (Vbs). Desta forma, a tensão de saída, Vo, de nível lógico "1"
será:
VoVdd-Vt (Vbs)
onde, Vt (Vbs) é a tensão de limiar dependente da tensão substrato-fonte, Vbs. Com o substrato polarizado.
Vbs=Vbg (tensão de substrato)-Vo
Carga não saturada - Quando a expressão (Vgg-Vt(Vbs)>Vdd é obedecida, o nMOS está operando na região
de triodo. Pode-se desenhar as curvas Vgg-Vdd=Vgs-Vds sobre as características de dreno do nMOS de
carga, para mostrar que quando Vgg-Vdd > Vt(Vbs), o transistor de carga somente apresenta corrente
quando Vds>0. Desta forma concluímos que a tensão nível lógico "1" será
Vo Vdd
Curvas experimentais de transferência para dois tipos de carga
Características Estáticas do Inversor
•Nível Lógico 0
Carga saturada - Para o cálculo do nível lógico inferior que VtD -=VtL posto que (Vbs)L=Vbg-Vo e como
Vo0, resulta que (Vbs)L=(Vbs)D.
Como nível lógico superior , Vdd-VtL deve excitar adequadamente o estágio seguinte, assumiremos que Vin =
Vdd-Vt.
Assim:
Para QD
Id 
D .Vdd  2.Vt .Vo 
βD
.Vgs  Vt .Vds
2
D
2
.Vdd  Vo  Vt 
2
Desprezando vo2
.Vdd  Vt 
Vo 
2.Vdd  2.Vt 
.  R  1  Vt 
2
Para QL
Id  β D .Vgs  Vt .Vds
Onde:
R 
. R
L
W
 
 L D

W
 
 L L
Carga não saturada - Levando se em conta as aproximações anteriores e com Vin=Vdd resulta:
1

2
 D .Vdd  Vt .Vo   L Vgg  Vo  Vt 
. Vdd  Vo  Vdd  Vo 
2


Desprezando Vo2,
Vgg  Vt .Vdd  1 Vdd 2
2
Vo 
Vdd  Vt . R  1  Vgg  Vdd
Processo CMOS
O circuito inversor é formado de dois tipos de transistores MOS
Curva de Transferência
Esta curva é composta de 5 regiões de operações que são chamadas de A,B,C,D e F. Na
região (A) temos o transistor pMOS conduzindo na condição de Triodo e o transistor nMOS cortado,
pois a tensão de entrada está abaixo da tensão de limiar (Vt) conforme mostra a figura-17. Na região
(B) temos a transistor pMOS em Triodo e o transistor nMOS na Saturação. Na região (C) temos ambos
transistores em Saturação. Na região (D) o transistor pMOS está saturado e o transistor n MOS está em
Triodo e na região (E) o transistor pMOS está cortado e o nMOS está em Triodo.
KN 
Para a condição de Triodo do transistor nMOS temos:

IDN  K N . 2.Vin  Vt N .Vout  Vout 2

1
W
 N .Cox 
2
 L 
Vout  Vin  Vt N
Para a condição de Saturação temos:
IDN  KN.Vin  VtN 
2
Vout  Vin  VtP
Para a condição de Saturação temos:



IDP  KP. 2. Vdd  Vin  VtP . Vdd  Vout   Vdd  Vout 
2

Vout  Vin  Vt P
Para a condição de Triodo do transistor pMOS temos:
1
W
KP  μ P .Cox 
2
L
Para a condição de Saturação temos:

IDP  KP. Vdd  Vin  VtP
2
Vout  Vin  VtN
Fluxo de Corrente
x
Dissipação de Potência para o processo CMOS
Conforme mostrado anteriormente o inversor CMOS apresenta dois transistores em série
chaveados ao mesmo tempo. A abaixo ilustra que a máxima corrente no inversor ocorre
quando a tensão de entrada é igual a vdd/2 este aumento de corrente influência na dissipação
de potência do circuito
Na região C temos o chamado ponto de chaveamento do inversor (Inverter
Switching Point) onde a tensão de saída é igual tensão de entrada (vdd/2=Vsp) e
ambos transistores estão na saturação.
Considerando:
K N,P
W
 N .Cox 
 L   N,P


2
2
Temos a seguinte equação:
N
Vsp  Vt N 2  P Vdd  Vsp  Vt N 2
2
2
Resolvendo temos:
Vsp 
N
.Vt N  Vdd  Vt P 
P
N
1
P
Tempo de carga do circuito inversor
Tempos de carga e descarga
Transístor tipo P e N
4- PORTA LÓGICAS MOS
E S
A) nmos, carga tipo depleção:
a) Inversor
Ve  Vt
I=0
Vs=V1=Vdd
I  KD(VTD )2  KE(2(VE  VT )V 0  V 0 2 )
Onde Ve=Vdd
KD VTD 2
(W / L) D VTD 2
V0 

KE VDD  VT (W / L) E VDD  VT
Ex:
VTD  2v , VT  1v , VDD  5v , V 0  0,4

(W/L)E
 2,5
(W/L)D
0
1
1
0
b) NOR
E1
E2
Usar o mesmo r do inversor
S=E1+E2
E1 E2 S
0 0 1
0
1
0
1
0
0
1
1
0
c) NAND
E1
E2
E1 E2 S
0 0 1
S=E1.E2
0
1
1
1
0
1
1
1
0
Usar o r=2r inversor
para obter o mesmo V0
B) CMOS
a) Inversor
V1 = Vdd
V0 = 0
} Independente de r
A curva de transferência será simétrica se n = p
onde  = (W/L)..Co ;
como n  3p  (W/L)p  (W/L)n
 A(pMOS) > A(nMOS)
 Há compromisso entre integração (Área) e simetria da curva de transferência
b) NOR
E1 E2 S
0 0 1
0
1
0
1
0
0
1
1
0
Com portas inversoras, NOR, NAND
podemos fazer qualquer função lógica.
Porém, outras portas permitem reduzir o
número total de transistores
c) NAND
E1 E2 S
0 0 1
0
1
1
1
0
1
1
1
0
Layout de uma porta
NOR CMOS
Layout de uma porta
NAND CMOS