Universidade Federal de Santa Catarina
Centro Tecnológico
Computer Science & Electrical Engineering
Digital Integrated Circuits
INE 5442 / EEL 7312
Lab 2
Combinational Circuits in CMOS
Prof. José Luís Güntzel
[email protected]
Combinational Circuits in CMOS
Simulação Elétrica de uma Porta Nand
Logic-level symbol
Transistor schematics
Vdd
A
B
S
Truth-table
A B
S
0
0
1
0
1
1
1
0
1
1
1
0
INE 5442 / EEL 7312
Digital Integrated Circuits
B
A
S
A
B
2
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Simulação Elétrica de uma Porta Nand
Vdd
Steady state behavior:
4 possible input combinations
Vdd
B=0
A=0
A=0
S=1
CL=Vdd
B=0
S
0
0
1
0
1
1
1
0
1
1
1
0
Vdd
B=0
A=1
CL=Vdd
B=1
Vdd
A=1
S=1
A=1
B=1
S=0
A=1
CL=Vdd
B=0
INE 5442 / EEL 7312
Digital Integrated Circuits
S=1
A=0
A=0
A B
B=1
CL=0 V
B=1
3
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Simulação Elétrica de uma Porta Nand
VDD
Vdd
B
A
S
B
A
A
Out
B
GND
INE 5442 / EEL 7312
Digital Integrated Circuits
4
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Simulação Elétrica de uma Porta Nand
VDD
Rp
A
B
Rn
B
Rp
A
CL
A
Rn
Out
Cint
B
GND
INE 5442 / EEL 7312
Digital Integrated Circuits
5
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Simulação Elétrica de uma Porta Nand
Delay characterization through electric-level simulation (e.g., Spice)
Evaluates the individual contribution of each input
(the others are kept at their non-controlling values)
input
tpLH
(ps)
tpHL
(ps)
A
A
B
S
B
A
B
S
tpLH(A)
INE 5442 / EEL 7312
Digital Integrated Circuits
tpLH(B)
tpHL(A)
6
tpHL(B)
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Descrição Spice de uma Porta Nand
* Cabecalho: nome do circuito, autor, data etc
* Inclusao de arquivo de tecnologia
.include modelo_05.txt
Versão SpiceOpus
* Fonte de alimentacao
V1 vdd 0 dc 5
V2 gnd 0 dc 0
* Fontes de tensao para as entradas
V3 a 0 pulse(5 0 2n 200p 200p 2n 12n)
V4 b 0 pulse(5 0 6n 200p 200p 2n 12n)
*Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida=“out"
MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
* Capacitancia para representar carga vista pela saida da porta
CL out 0 20f
.control
tran 2p 12n
plot a+12 b+6 out
.endc
.end
INE 5442 / EEL 7312
Digital Integrated Circuits
7
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Descrição Spice de uma Porta Nand
* Inclusao de arquivo de tecnologia
.include modelo_05.txt
vdd
* Fonte de alimentacao
V1 vdd 0 dc 5
V2 gnd 0 dc 0
* Fontes de tensao para as entradas
V3 a 0 pulse(5 0 2n 200p 200p 2n 12n)
V4 b 0 pulse(5 0 6n 200p 200p 2n 12n)
out
*Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida="out"
MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
INE 5442 / EEL 7312
Digital Integrated Circuits
B
A
8
A
M2
int
B
M1
gnd
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Descrição Spice de uma Porta Nand
* Inclusao de arquivo de tecnologia
.include modelo_05.txt
VDD
* Fonte de alimentacao
V1 vdd 0 dc 5
V2 gnd 0 dc 0
* Fontes de tensao para as entradas
V3 a 0 pulse(5 0 2n 200p 200p 2n 12n)
V4 b 0 pulse(5 0 6n 200p 200p 2n 12n)
B
*Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida="out"
MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p
A
Out
GND
INE 5442 / EEL 7312
Digital Integrated Circuits
9
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Descrição Spice de uma Porta Nand
* Inclusao de arquivo de tecnologia
.include modelo_05.txt
* Fonte de alimentacao
V1 vdd 0 dc 5
V2 gnd 0 dc 0
* Fontes de tensao para as entradas
V3 a 0 pulse(5 0 2n 200p 200p 2n 12n)
2ns
(=retardo)
12ns (=período)
2ns (=tV2)
200ps
(tempo v1 p/ v2)
INE 5442 / EEL 7312
Digital Integrated Circuits
200ps
(tempo v2 p/ v1)
tempos de transição
dos sinais de entrada
10
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Descrição Spice de uma Porta Nand
VDD
* Capacitancia para representar carga vista pela saida da porta
CL out 0 20f
Capacitância de saída
.control
Tempo total de simulação
tran 2p 12n
plot a+12 b+6 out
.endc
.end
B
A
Passo de simulação
Out
GND
INE 5442 / EEL 7312
Digital Integrated Circuits
11
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Arquivos para Estes Experimento
Disponíveis em www.inf.ufsc.br/~guntzel/ine5442/lab2
• Arquivo com a descrição Spice (compatível com SpiceOpus):
nand2.cir
• Arquivo de tecnologia: modelo_05.txt
INE 5442 / EEL 7312
Digital Integrated Circuits
12
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Experimento 1: Roteiro
1. Simular a porta nand de duas entradas com as seguintes
opções de tempo de transição dos sinais de entrada (Tr): 0p,
200p, 400p, 600p, 800p (com CL=20fF)
2. Medir nos gráficos e anotar os resultados, preenchendo a
seguinte tabela
input
Tr=0ps
Tr=200ps Tr=400ps Tr=600ps Tr=800ps
a
b
a
b
3. Comentar os resultados obtidos, confrontando-os com a
teoria (máx. um parágrafo)
Obs: faremos em aula as simulações para Tr=200ps e CL=400 ps
INE 5442 / EEL 7312
Digital Integrated Circuits
13
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Experimento 2: Roteiro
1. Simular a porta nand de duas entradas com as seguintes opções
de carga de saída CL: 10f, 20f, 30f, 40f, 50f (com Tr=400ps)
2. Medir nos gráficos e anotar os resultados, preenchendo a
seguinte tabela
input
CL=10fF CL=20fF CL=30fF CL=40fF CL=50fF
a
b
a
b
3. Comentar os resultados obtidos, confrontando-os com a teoria
(máx. um parágrafo)
Obs: faremos em aula as simulações para CL=10fF e CL=20fF
INE 5442 / EEL 7312
Digital Integrated Circuits
14
Lectures 33 to 36
Prof. Güntzel
Combinational Circuits in CMOS
Relatório
• Individual
• Estrutura:
1. Capa, contendo título (“INE5442/EEL7312 - Relatório do 2º
Laboratorio”), nome do aluno, matrícula, email, data
2. Descrição do 1º Experimento, resultados e comentários
(conforme slide 13)
3. Descrição do 2º Experimento, resultados e comentários
(conforme slide 14)
4. Conclusões
5. Referências Bibliográficas
• Data de entrega: sexta-feira que vem, 24/10/2008
• Entrega em papel (não serão aceitos relatórios via email)
Source: Rabaey; Chandrakasan; Nikolic, 2005
INE 5442 / EEL 7312
Digital Integrated Circuits
15
Lectures 33 to 36
Prof. Güntzel