IE733 – Prof. Jacobus
Cap. 5
Transistores MOS
com canal implantado.
(parte 2)
5.3 Transistores nMOS de Depleção.
Enriquecimento
Depleção
G
G
S
D
n+
n+
S
D
n+
n+
p
B
n
B
Usando dopagem tipo p no canal a tensão de limiar
aumenta – dispositivo enriquecimento.
Se desejarmos fazer um dispositivo tipo depleção (VT
significativamente negativo) devemos implantar íons
doadores.
Para isso, Q’B deve ser positivo, o que significa que deve existir
no canal uma concentração liquida de átomos doadores.
Transistores nMOS de Depleção
A implantação tipo n forma uma ligação entre fonte e dreno.
Assim para VGS= 0 V existe corrente no canal!!
Se VGS for suficientemente negativo, os elétrons próximo à
superfície são repelidos, e a superfície torna-se depletada.
A condução fica limitada à região tipo n abaixo da superfície.
Dispositivos que operam dessa maneira são conhecidos como
“dispositivos de canal enterrado” (buried channel) em contraste
ao dispositivo anterior, chamado de “dispositivo de canal de
superfície”.
Transistores nMOS de Depleção
Se considerarmos que todos os íons implantados estão muito
próximos à superfície:
Q’0 vai ser alterado por +q(M), causando um deslocamento do VT de
-qM/C’ox.
M = N .d → dose de implantação
Q'
VFB   MS 
0
'
ox
I
I
C
Mais realisticamente, o perfíl é do tipo:
NDS = NI - NAB
Vamos analisar os dispositivos com esse tipo de implantação.
5.3.2 – Cargas e tensões de limiar.
Transistores nMOS de Depleção
O substrato tipo p e
a implantação tipo n
formam uma junção
pn
O valor de VCB determina a largura da região de depleção e
os valores das cargas de cada junção.
Usando a aproximação por degrau descrita no apêndice C, temos:
Q  2.q. S
'
J
N DS .N AB
bi  VCB
N DS  N AB
carga de cada
lado da junção.
Transistores nMOS de Depleção
Existe uma região não depletada na implantação n que contém cargas
móveis (eletróns) e vai estar disponível para condução.
Se diminuirmos VGB (negativo) estas cargas serão repelidas pelas
cargas negativas no terminal de porta
VTB, tensão de limiar
de porta-susbtrato.
Definiremos VTB como sendo a tensão VGB(-) onde todos os
portadores móveis da região n estão repelidos.
VGB ≤ VTB
Transistores nMOS de Depleção
Aumentando um pouco mais o valor de VGB:
dispositivo de
canal enterrado
As cargas na porta ficam menos negativas e apenas parte da região
implantada fica depletada para a neutralidade de cargas.
Os elétrons da parte não depletada formam o canal!!
Aumentando mais ainda VGB podemos alcançar o ponto onde não
existe depleção de superfície (Q’G + Q’0= 0) fig 5.12c.
O valor de VGB onde isso ocorre vamos denotar por VNB.
Transistores nMOS de Depleção
cada elétron está
balanceado por um
íon doador.
VGB = VNB
VGC = VN
Se aumentarmos VGB acima desse ponto, cargas positivas
vão aparecer no terminal de porta fazendo com que
elétrons se acumulem na superfície da região implantada:
os elétrons na
camada de
acumulação vão
contribuir com a
condução.
VGC = VGB – VCB
VGC > VN
Transistores nMOS de Depleção
A partir dessas considerações vamos desenvolver as relações
básicas das cargas num dispositivo tipo depleção, lembrando que:
Q’G = C’ox. OX
- Depleção de superfície.
Q’T (+) são as cargas devido aos átomos doadores ionizados (fig5.12b).
QT'  QT' 1   2.q. S .N DS  T
Q’G + Q’0 + Q’T = 0
A equação do potencial indo da porta
até o susbtrato é:
VGB = OX + T + (bi + VCB) + MS
Onde MS é relativo ao substrato não
implantado.
Das equações acima obtém-se:
 q. S .N DS
q. S .N DS
Q 
 
'
'
Cox
C
ox

'
T
Transistores nMOS de Depleção
2

  2.q. S .N DS VGB  VFB  bi  VCB 

Quando as duas regiões de depleção da fig 5.12b se encontrarem  VTB
A carga total nessa região de depleção será igual à carga de íons doadores:
'
T VGB VTB
Q
Q  q.N DS .d I
'
J
usando as expressões de Q’T
e Q’J resolvendo para VTB;
VTB  VCB  VT VCB 
VT VCB   VT 0   I
VT 0

Esta simplificação é
assunto do Prob. 5.5
bi  VCB  bi
q.N DS .d I
 VFB  bi 
'
Cox

(assumiu se NI >> NAB)
'
'




d I .Cox
d I .Cox
.
1 
   I bi  I  1 
S 
2. S 


Onde  é relativo ao substrato não implantado
Transistores nMOS de Depleção
O efeito de corpo também está presente neste tipo de dispositivo:
↑ VCB ↑ VT, porém com 1 > 
Partindo da fig 5.12b, aumentando VCB com VGB constante o canal
pode desaparecer (VGB=VTB) !!.
1o ↑ VCB, a região de depleção na junção aumenta.
2o ↑ VCB, a depleção de superfície aumenta (ver equação Q’T).
Para um transistor VCB→VSB:

VT  VT 0   I bi  VSB  bi

(p/ NI >> NAB)
Podemos usar o VT acima nos modelos de IDS de transistores
não implantados, ou desenvolver mais modelos específicos.
Transistores nMOS de Depleção
Fazendo uma análise mais cuidadosa:
A carga móvel na condição de depleção de superfície é devida
aos elétrons livres na parte não depletada da implantação, Q’nb.
Se não houver depleção → Q’nb = número de átomos doadores
= q.NDS.dI
Se houver, é diminuído um elétron para cada átomo depletado.
Os elétrons restantes:

Q'nb  - q.NDS .dI - Q'T - Q'J

Transistores nMOS de Depleção
Nos dispositivos tipo depleção pode acontecer um caso indesejável:
P/ NSD e VCB fixos, se dI ↑, para estrangular o canal T será ↑
Se o potencial for grande, antes do estrangulamento, pode acontecer
a inversão de superfície, ou seja, aparecer lacunas.
Sendo assim, não é possível estrangular o canal, pois se T ↑↑
este fica fixo e apenas lacunas ↑
Para evitar, não utilizar alta
dose e/ou alta energia para a
implantação da camada n!
Transistores nMOS de Depleção
- Neutralidade de superfície.
VNB = tensão VGB para neutralidade de
cargas.
Q’G + Q’0 = 0
Não há queda de potencial 
VGB = ox + bi + VCB + MS
VGB  VNB  MS
Eq. 5.3.16
Q0'
 '  bi  VCB
Cox
VNB  VFB  bi  VCB
ou
VNB  VN  VCB
A mesma análise anterior de cargas móveis pode ser feita,
lembrando que neste caso Q’T = 0, daí:
Q  - q.NDS .dI - Q
'
nn
'
J

- Acumulação de superfície.
Transistores nMOS de Depleção
Com VGB > VNB;
A carga (Q’na) é devido aos elétrons na camada de acumulação
assumida infinitesimal.
A queda de potencial nessa região é desprezível!!
Q’G + Q’0 + Q’na= 0
usando eq. 5.3.16
'
Qna
 Cox' VGB  VFB  bi  VCB 
Eq. 5.3.22
A carga total (acumulação
+ região não depletada) é:
Q’na + Q’nn
5.3.3 – Operação do Transistor
Transistores nMOS de Depleção
Com VGS > VT(VSB) e usando VSB → VCB:
O valor efetivo de VCB aumenta da fonte em direção ao dreno;
assim a região de depleção será mais profunda próximo ao dreno.
Dependendo das tensões nos terminais, podemos ter:
1o – Se VT < VGS < VN
Como VCB(x) aumenta,
VT(VCB) também aumenta,
podendo levar o dreno ao
estrangulamento. Antes disso
caso (a) : VDS < V’DS1
- Se a tensão de dreno exceder
esse valor (V’DS1) → (b)
áreas hachuradas = regiões de depleção
o
2 - VGS > VN, acumulação de superfície.
- Se VDS for pequeno, caso (c).
- Se ↑VDS ↑ região de depleção
|Q’J| ↑ próximo ao dreno e ↓ |Q’na|
Se aumentarmos ainda mais VDS,
Q’na tende a desaparecer.
Para isto acontecer, VGD < VN
(VGD = VGS – VDS) 
VDS > VGS –VN caso (d).
3o – VDS>V’DS2.
Aumentando VDS até o estrangulamento, caso (e).
Transistores nMOS de Depleção
Transistores nMOS de Depleção
Como podemos calcular as correntes nessas regiões ?
→ Q’I será substituído pela carga total móvel de cada caso.
→ As mobilidades não serão as mesmas. Existem diferentes tipos
de mecanismos de espalhamento (scattering): B > S
Considerando os três casos de não-saturação:
Transistores nMOS de Depleção
o
1 - Depleção de superfície.
A carga total é dada por Q’nb.
I DSN
W

L
VDB

VSB
 B  Qnb'  dVCB B é a mobilidade no
“corpo” da região n.

Q'nb  - q.NDS .dI - Q'T - Q'J

2o - Acumulação de superfície.
A carga total é dada por Q’na na região de acumulação e
por Q’nn, devido aos elétons da região não depletada.
   Q     Q  dV
'
'
Qna  Cox VGB  VFB  bi  VCB 
I DSN
W

L
VDB
VSB
S
'
na
B
Q  - q.NDS .dI - Q
'
nn
'
J

'
nn
CB
S é a mobilidade
na superfície.
o
3 – Acumulação/depleção de superfície.
Transistores nMOS de Depleção
VCBI é o valor de VCB, correnpondente ao ponto do canal, onde
se passa da acumulação para a depleção.
Nesse ponto Q’na = 0
usando eq. 5.3.22
VCBI = VGB - VFB - bi
À esquerda deste ponto temos, Q’na + Q’nn, à direita, Q’nb.
I DSN
W

L
   Q     Q 
VCBI
VSB
S
'
na
B
'
nn
W
dVCB 
L
   Q  dV
VDB
VCBI
B
'
nb
CB
Usando as expressões desenvolvidas para Q’na, Q’nn, e Q’nb nas
equações anteriores podemos determinar as correntes IDSN. Para o
cálculo de V’DS podemos aplicar a maneira usual dIDSN/dVDS = 0
ou Q’nb(VCB=VDB)=0
As expressões IDSN resultantes são complicadas, mas é possível também
serem feitas simplificações (expansões por séries) – Tabela 5.1
Transistores nMOS de Depleção
Tabela 5.1
Transistores nMOS de Depleção
A mobilidade de superfície pode ser atribuída como dependente
de VGS, usando o conceito de mobilidade efetiva.
S 0
 S ,eff 
1   VGS  VN 
B  f(VGS).
P/ VT<VGS<VN 
IDS~ BC’ox/(1+ )
é < que SC’ox de
canal de superfície!
- Degradação da mobilidade
para altos valores de VGS.
- O desvio para pequenos valores de VGS é devido a corrente de difusão
(inversão fraca!), não utilizada nos modelos
Para o gráfico de √IDS x VGS, (em
saturação): Os efeitos são menos
pronunciados; predomina o efeito da
degradação da mobilidade.
Transistores nMOS
de Depleção
IDS = k.(VGS - VT)2
Para alguns dispositivos de depleção,
a equação acima mostrou-se mais
precisa do que para os de
enriquecimento com o mesmo
substrato.
Em alguns simuladores, são atribuídas as mesmas equações para os
dispositivos de enriquecimento e depleção, apenas usando valores de
VT correspondentes. Pode resultar em erros significativos.
As equações desenvolvidas (tabela 5.1) não valem para
transistores de depleção com implantação profunda.
Transistores
nMOS de Depleção
Vai existir um canal quando VSB for pequeno mesmo se
VGS for bem negativo.
O modelo também não é valido quando duas regiões de
depleção estão muito próximas, pois a corrente de difusão
torna-se importante, além da aproximação de depleção abrupta
tornar-se crítica.
5.3 Transistores pMOS de Enriquecimento.
Enriquecimento
Depleção
G
G
S
D
p+
p+
n
B
Usar uma implantação do
mesmo tipo do substrato.
S
D
p+
p+
p
B
“transistor compensado”
VT  -1.2 pMOS
CMOS
n+ poly gates
Neste caso é necessário aumentar o valor de VT p/ ~ -0.5V
Q’B deve ser negativo → I/I tipo p no canal → pMOS depleção.
O transistor compensado apresentar muitos efeitos de canal curto.
Usa-se CMOS p+ poly gates.