A interligação (pista)
transmitters
receivers
esquema
© Digital Integrated Circuits2nd (J. Rabaey et al)
representação física
Interligações
Impacto das interligações
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Modelos de pistas
Modelo completo
© Digital Integrated Circuits2nd (J. Rabaey et al)
Apenas capacidades
Interligações
Capacidade de uma pista
VDD
VDD
M2
Vin
Cg4
Cdb2
Cgd12
M4
Vout
Cdb1
Cw
M1
Vout2
Cg3
M3
Interconnect
Fanout
Simplified
Model
Vin
© Digital Integrated Circuits2nd (J. Rabaey et al)
Vout
CL
Interligações
Capacidade: Modelo das placas paralelas
Current flow
L
Electrical-field lines
W
H
tdi
Dielectric
Substrat e
cint 
 di
t di
WL
© Digital Integrated Circuits2nd (J. Rabaey et al)
SCwire 
S
1

S  SL SL
Interligações
Permitividade
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Capacidades das franjas
(a)
H
W - H/2
+
(b)
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Franja versus Placas paralelas
(from [Bakoglu89])
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Capacidade entre pistas
fringing
© Digital Integrated Circuits2nd (J. Rabaey et al)
parallel
Interligações
Impacto da capacidade entre pistas
(from [Bakoglu89])
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Capacidades de pistas (0.25 mm CMOS)
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Resistência
R= L
HW
Sheet Resistance
Ro
L
H
R1
W
© Digital Integrated Circuits2nd (J. Rabaey et al)
R2
Interligações
Resistividade
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Lidando com a resistência
 Escalamento
selectivo da tecnologia
 Melhores materiais
 redução do comprimento médio das pistas
 e.g. cobre, silicatos
 Mais
camadas de interconexão
 redução do comprimento médio das pistas
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Polycide Gate MOSFET
Silicato
Poli-silício
SiO 2
n+
n+
p
Conductividade: 8-10 melhor que Poly
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Resistência por unidade de área
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
O modelo de parâmetros concentrados
Vo ut
cwi re
Driver
Rdriver
Vout
Vin
Clumped
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
O modelo RC de parâmetros
concentrados: o atraso de Elmore
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Atraso de Elmore: Cadeia RC
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Modelo de pista
Assumir: Pista é constituída por N segmentos de igual comprimento
Para valores grandes de N:
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Linha RC distribuída
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Resposta ao impulso de uma pista
em função de tempo e distância
2.5
x= L/10
2
voltage (V)
x = L/4
1.5
x = L/2
1
x= L
0.5
0
0
0.5
1
1.5
© Digital Integrated Circuits2nd (J. Rabaey et al)
2
2.5
3
time (nsec)
3.5
4
4.5
5
Interligações
Modelos RC
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Atacar uma pista RC
Rs
(r w,cw,L)
Vout
Vin
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações
Regras aproximadas
atrasos rc devem ser apenas considerados se
tpRC >> tpgate (porta que alimenta a pista)
Lcrit >>  tpgate/0.38rc
 atrasos rc devem ser apenas considerados
quando o tempo de subida (descida) à entrada da
linha é menor que RC, o tempo de subida
(descida) da linha.
trise < RC

 se esta condição não se verificar, a mudança do sinal é
mais lenta que o atraso de propagação da pista
© Digital Integrated Circuits2nd (J. Rabaey et al)
Interligações