Arquiteturas VLIW Uma Abordagem Alternativa para Exploração de ILP Flávia de Oliveira Santos (RA:100594) [email protected] Universidade Estadual de Campinas - Unicamp Instituto de Computação - IC Roteiro • • • • • História Arquiteturas VLIW Escalonamento Estático Vantagens e Desvantagens Perspectivas Futuras História • Em 81: Joseph Fisher ▫ Trace Scheduling • Em 84: Multiflow e Cydrome • Em 90: Nova geração de processadores VLIW ▫ Itanium e Crusoe Arquiteturas VLIW • VLIW (Very Long Instruction Word) ▫ Número fixo de instruções ▫ Hardware de controle simples Arquiteturas VLIW Arquiteturas VLIW • Mecanismos em hardware: ▫ Pipeline Múltiplas unidades funcionais ▫ Mecanismo de Busca de Instruções Elevada largura de banda ▫ Bypassing Encaminhamento de resultados ▫ Tratamento de Interrupções Reorder Buffer e Future File Escalonamento Estático • Necessidade de um compilador eficiente • Técnicas: ▫ Loop Unrolling Desdobramento de loops ▫ Software Pipeline Instruções de diferentes iterações do loop ▫ Trace Scheduling Otimização em caminhos críticos ▫ Superblock Scheduling Otimização da técnica de Trace Scheduling Vantagens e Desvantagens • Vantagens: ▫ Arquitetura regular e exposta ao compilador ▫ Compilador apto a resolver conflitos estruturais e de dados em tempo de compilação ▫ Capacidade de despacho de múltiplas operações ▫ Hardware de controle simples Vantagens e Desvantagens • Desvantagens: ▫ Previsão estática do caminho tomado em desvios condicionais ▫ Problemas de compatibilidade de código VLIW ▫ Pior densidade de código (uso de NOPs) ▫ Requer um elevado número de portas de acesso à cache de dados Perspectivas Futuras • Arquiteturas VLIW como próximo estágio na evolução de arquiteturas de computadores • Investimento em pesquisa ▫ Compiladores Técnicas de Otimização e Escalonamento ▫ Arquitetura Mecanismos de busca e decodificação