CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA
DA PARAÍBA
SISTEMAS DIGITAIS
AULA 6
Prof. José Bezerra de Menezes
Filho
CIRCUITOS DIGITAIS
• Podem ser:
Circuitos combinacionais: Apresentam
saídas dependentes apenas das entradas
presentes
Circuitos sequenciais: Dependem das
entradas presentes e de seus estados
anteriores, previamente armazenados.
Geralmente são comandados por clock
FLIP FLOP
Pos s ue mduas s aídas: Q e Q
A s aída Q é a s aída principaldo
bloco.
Pos s uege ralm e ntee ntradade
controle(clock )
Pos s uidois e s tadosde s aída ( 1 ) e (0)
BLOCO DE FLIP FLOP
BLOCO BÁSICO
ENTRADA 1
ENT. CLOCK
Q
FLIP FLOP
ENTRADA 2
Q
DOIS ESTADOS POSSÍVEIS:
Q=0
Q=1
Q=1
Q=0
FLIPO FLOP SR BÁSICO
FF SR BÁSICO ( 1º caso)
• S=0, R=0
Qa=0 Qa=1
Este estado é
estável, o valor
de saída é o
valor anterior
FF RS BÁSICO ( 2º caso)
S=0, R=0
Qa=1 Qa=0
Este estado é
estável, o valor
de saída é o
valor anterior
FF RS BÁSICO ( 3º caso)
S=0, R=1
Qa=1 Qa=0
A saída Q se
estabiliza em
Qf=0
FF RS BÁSICO ( 4º caso)
S=1, R=0
Qa=0 Qa=1
A saída Q se
estabiliza em
Qf=1
FF RS BÁSICO ( 5º caso)
S=1, R=0
Qa=1 Qa=0
Este estado é
estável, logo
Qf=1
FF RS BÁSICO ( 6º caso)
S=1, R=0
Qa=1 Qa=0
Este estado
não é permitido
pois a saída Q
irá assumir o
mesmo valor
que Q
FF RS BÁSICO ( 7º caso)
S=1, R=1
Qa=1 Qa=0
Este estado
não é permitido
pois a saída Q
irá assumir o
mesmo valor
que Q
FF RS BÁSICO
RESUMO
• Entrada S:
Set, ao acionar
em 1 a saída se
torna 1
• Entrada R:
Reset, ao acionar
em 1 a saída se
torna 0
FF SR COM CLOCK
Se o Clock =0 o
FF permanece em
no estado
anterior, mesmo
que as entradas R
e S variem.
Logo:
CK=0, Qf=Qa
CK=1, RS básico
FF COM CLOCK EM ZERO
FLIP FLOP JK
FF JK (Tabela resumida)
• No caso de
J+K=1, para a
saída inverter, o
clock tem que
voltar a zero
antes de nova
inversão
FF JK COM ATRASO