Lista de Publicações
de
José Alfredo Ribeiro da Silva Matos
1. Trabalhos publicados em Revistas ou Actas de Conferências Internacionais
Hélio S. Mendonça, J. Machado Silva, J. S. Matos, "ADC Testing Using Joint Time-Frequency Analysis",
3rd
Glasgow, Reino
Unido, Julho 1999.
International Conference on Advanced A/D and D/A Conversion Techniques and their Applications,
J. Machado da Silva, L. C. Laranjeira, J. S. Matos, "A Method for Testing Analog Clusters Using IEEE P1149.4",
5th IEEE International Mixed Signal Testing Workshop, Whistler, British Columbia, Canada, Junho, 1999.
J. Machado da Silva, J. S. Duarte, J. S. Matos, "Test of a SC Filter Using Cross-Correlation and Reconfigurable
Hardware", 5th IEEE International Mixed Signal Testing Workshop, Whistler, British Columbia, Canada, Junho,
1999.
J. Carlos Alves, J. Canas Ferreira, C. Albuquerque, José F, Oliveira, J. Soeiro Ferreira e J. Silva Matos, "Fafner —
Accelerating Nesting Problems with FPGAs",IEEE Symposium on Field-Programmable Computing Machines
(FCCM'99), Napa Valley, CA, Abril, 1999.
A. J. Araújo, V. C. Pera, C. C. Espain, J. S. Matos, "A Vector Quantizer Architecture for an Automatic Speech
Recognizer", Proceedings of the XIII Design of Circuits and Integrated Systems Conference, (DCIS'98),
pp. 224-228,
Madrid, Novembro 1998.
Luís César Laranjeira, José Machado Silva e José Silva Matos, "A Method for Testing Analogue and Mixed-Signal
Clusters Using IEEE P1149.4",Proceedings of the XIII Design of Circuits and Integrated Systems Conference,
(DCIS'98), pp. 432-437, Madrid, Novembro 1998.
João Canas Ferreira, José Silva Matos, "Application Development for Dynamically Reconfigurable Co-Processors",
Proceedings of the XIII Design of Circuits and Integrated Systems Conference, (DCIS'98),
pp. 490-495, Madrid,
Novembro 1998.
Jorge S. Duarte, José Machado da Silva, José Silva Matos, "A Configurable Analogue and Mixed-Signal Tester
Board", Proceedings of the XIII Design of Circuits and Integrated Systems Conference, (DCIS'98),
pp. 610-615,
Madrid, Novembro 1998.
J. Canas Ferreira, J. Carlos Alves, C. Albuquerque, José F. Oliveira, J. Soeiro Ferreira, J. Silva Matos, "A Flexible
Custom Computing Machine for Nesting Problems",
Proceedings of the XIII Design of Circuits and Integrated
Systems Conference, (DCIS'98), pp. 686-691, Madrid, Novembro 1998.
José S. Matos e José Machado da Silva, "Mixed-Signal Board Level DfT Techniques Using IEEE P1149.4",
Proceedings of the 5th IEEE International Conference on Electronics, Circuits and Systems (ICECS'98),
Lisboa,
Portugal, Setembro, 1998.
J. Canas Ferreira, J. C. Alves, C. Albuquerque, José F. Oliveira, José S. Ferreira e José S. Matos, "Flexible
Hardware Acceleration for Nesting Problems",Proceedings of the 5th IEEE International Conference on Electronics,
Circuits and Systems (ICECS'98), Lisboa, Portugal, Setembro, 1998.
J. Canas Ferreira, J. S. Matos, "Mixed-Hardware/Software Applications on Dynamically Reconfigurable Hardware",
Proceedings of the 5th IEEE International Conference on Electronics, Circuits and Systems (ICECS'98),
Lisboa,
Portugal, Setembro, 1998.
J. C. Alves, J. S. Matos, "RVC - A Reconfigurable Coprocessor for Vector Processing Applications",
Proceedings of
the 6th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM'98),
Nappa Valley,
CA, USA, Abril 1998.
Publicações José Alfredo Ribeiro da Silva Matos
Julho, 1999
1
João Canas Ferreira e José Silva Matos, "A Prototype System for Rapid Application Development Using Dynamically
Reconfigurable Hardware",Proceedings of the 6th Annual IEEE Symposium on Field-Programmable Custom
Computing Machines (FCCM'98), Nappa Valley, CA, USA, Abril 1998.
José Machado da Silva, Ana C. Leão, José C. Alves, e José Silva Matos, "Implementation of Mixed Current/Voltage
Testing Using the IEEE P1149.4 Infrastructure",Proceedings of the International Test Conference, Washington, DC,
Novembro 1997.
José Machado da Silva, Ana C. Leão, José C. Alves, e José Silva Matos, "Experiments on Mixed Current/Voltage
Testing Using the IEEE P1149.4 Infrastructure",Proceedings of the XII Design of Circuits and Integrated Systems
Conference, pp. 39-44, Sevilha, Novembro 1997.
J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "FPGA Implementation of a Vector Processor for Higher Order
Moments Estimation",Proceedings of the XII Design of Circuits and Integrated Systems Conference,
Sevilha,
Novembro 1997.
J. C. Ferreira, A. C. Leão, J. M. da Silva, e J. S. Matos, "High-Level Test Specification and Planning for MixedSignal Boards with Boundary-Scan",Proceedings of the XII Design of Circuits and Integrated Systems Conference,
pp. 33-38, Sevilha, Novembro 1997.
José Machado da Silva, José C. Alves, e José Silva Matos, "Implementation and Evaluation of Mixed
Current/Voltage Testing Using the IEEE P1149.4 Infrastructure",
Proceedings of the IEE Colloquium on Testing
Mixed Signal Circuits and Systems, Londres, Outubro 1997.
José Machado da Silva e José Silva Matos, "Using Power Supply Current Monitoring and P1149.4 for Parametric
Testing of Passive Components",Proceedings of the IEEE International Symposium on Circuits and Systems, pp.
2713-2716, Hong Kong, Junho 1997.
J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "A Vector Architecture for Higher-Order Moments Estimation",
Proceedings ICASSP'97, International Conference on Accoustics, Speech and Signal Processing,
pp. 4145-4148,
Munique, Abril 1997.
J. C. Alves, J. S. Matos, "An Efficient Co-processor for the Estimation of Higher-Order Moments — ProHos-1"
Proceedings of the X Conference on Design of Circuits and Integrated Systems, SICD/DCIS'96,
pp. 457-462, Sitges,
Espanha, Novembro 1996.
José Machado da Silva e José Silva Matos, "Parametric Testing of Passive Components Using Power Supply
Current Monitoring",Proceedings of XI Conference on Design of Integrated Circuits and Systems pp. 119-123,
Barcelona, Novembro 1996.
J. Machado da Silva, J. Silva Matos, Ian M. Bell, e Gaynor E. Taylor, "Mixed Current/Voltage Observation Towards
Effective Testing of Analog and Mixed-Signal Circuits",
Journal of Electronic Testing: Theory and Applications,
(JETTA), Special Issue on Mixed-Signal Testing, Volume 2, Numbers 1/2, pp. 75-88, Agosto/Outubro 1996.
J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "Pro-Hos-1 — A Vector Processor for the Efficient Estimation of
Higher-Order Moments",Proceedings of the 2nd International Meeting on Vector and Parallel Processing —
VecPar'96, Porto, Setembro 1996.
José Machado da Silva e José Silva Matos, "Evaluation of
DDi /vOUT Cross-correlation for Mixed Current/Voltage
Testing of Analogue and Mixed-Signal Circuits",
Proceedings of The European Design & Test Conference pp. 264268, Paris, Março 1996.
J. Machado da Silva, J. Silva Matos, "Cross-correlation Between
DDi and vOUT for Testing Analogue Circuits,"
Zaragoza, Novembro
1995.
Proceedings of the X Conference on Design of Circuits and Integrated Systems, SICD/DCIS'95,
J. C. Alves, J. S. Matos, "Integrating Run-Time Reconfigurability into High-Level Synthesis: A Simulated Annealing
Approach", Proceedings of the X Conference on Design of Circuits and Integrated Systems, SICD/DCIS'95,
Zaragoza, Novembro 1995.
J. Machado da Silva, J. Silva Matos, "Mixed Current/Voltage Testing of Analogue and Mixed-Signal Circuits,"
Proceedings of the IEEE International Workshop on I DDQ Testing, Outubro 1995.
J. Machado Silva, José Silva Matos, Ian M. Bell, Gaynor E. Taylor, "Cross-correlation Between
i
VOUT
DD and
Signals for Testing Analog Circuits",IEE Electronics Letters, September 14th, 1995.
J. Machado Silva, José S. Matos, Ian M. Bell, Gaynor E. Taylor, "Use of Power Supply Current and Output Voltage
Observation for Testing Large Mixed-Signal Devices,"
Proceedings of the 38th Midwest Symposium on Circuits and
Publicações José Alfredo Ribeiro da Silva Matos
Julho, 1999
2
Systems, Rio de Janeiro, Agosto 1995.
J. C. Alves, José S. Matos, "A Simulated Annealing Approach for High-Level Synthesis with Reconfigurable
Functional Units,"Proceedings of the 38th Midwest Symposium on Circuits and Systems, Rio de Janeiro, Agosto
1995.
João C. Ferreira, Ana C. Leão, José S. Matos, "BST-based Test Generation for Mixed-Signal Boards,"
Proceedings
of the International Mixed-signal Testing Workshop, Grenoble, France, Junho 1995.
J. Silva Matos, J. C. Ferreira, A. C. Leão, J. M. Silva, "An Approach to the Testability Improvement of Mixed-Signal
Boards," Proceedings of the IEEE International Symposium on Circuits and Systems, London, Junho 1994.
J. Canas Ferreira, A. Carneiro Leão, J. Machado da Silva, J. Silva Matos, "Architecture of Test Support ICs for
Mixed-Signal Testing," Proceedings of the 12th IEEE VLSI Test Symposium, Filadélfia, USA, Abril 1994.
J. Canas Ferreira, A. Carneiro Leão, J. Machado da Silva, J. Silva Matos, "An IC Architecture for Board-Level MixedSignal Test Support," Proceedings of the Mediterranean Electrotechnical Conference—MELECON'94,
Antalya,
Turquia, Abril 1994.
José S. Matos, Ana C. Leão, João C. Ferreira, "Control and Observation of Analog Nodes in Mixed-Signal Boards,"
Proceedings of the IEEE International Test Conference, Baltimore, USA, Outubro 1993.
José S. Matos, J. M. Ferreira, F. S. Pinto, "A Boundary Scan Test Controller for Hierarchical BIST,"
Proceedings of
the IEEE International Test Conference, Baltimore, USA, Outubro 1992.
J. M. Ferreira, F. S. Pinto, José S. Matos, "A Modular Architecture for Board-Level BIST of Boundary Scan Boards,"
EuroASIC Conference Proceedings, Paris, Junho 1992.
José M. Ferreira, Filipe S. Pinto, José S. Matos, "Automatic Generation of a Single-Chip Solution for Board-Level
BIST of Boundary Scan Boards,"European Design Automation Conference Proceedings, Março 1992.
José S. Matos, João C. Ferreira, Ana C. Leão, "Geração de Testes para Implementações da Infraestrutura
Boundary Scan," Actas do IV Congresso da Sociedade Brasileira de Microelectrónica, Julho 1991.
José S. Matos, José M. Ferreira, Filipe S. Pinto, "Auto-teste de sistemas electrónicos com BST,"
Actas do IV
Congresso da Sociedade Brasileira de Microelectrónica, Julho 1991.
J. M. Ferreira, José S. Matos, Frans de Jong e R. G. Bennetts, "A New Algorithm for Diagnosing Interconnect Faults
on Boundary Scan Boards,"European Test Conference Proceedings, 1991.
Frans de Jong, José S. Matos, José M. Ferreira, "Boundary Scan Test, Test Methodology, and Fault Modeling",
Journal of Electronic Testing: Theory and Applications (JETTA), Vol. 2, nº 1, pp. 77-88, Março de 1991.
José S. Matos, John V. Oldfield e Jaime F. Sasson, "Síntese e desenho Automático de Circuitos de Multiplexadores
em Árvore," 3º Simpósio Internacional de Electrónica das Telecomunicações, Porto, Junho 1988.
J. Tenreiro Machado, J. Martins Carvalho, António M. Costa, José S. Matos, "Dedicated Computer System for
Robot Manipulators,"Mathematical Research - Systems Analysis and Simulation 1988, Band 47, Akademie-Verlag,
Berlin, 1988.
J. Tenreiro Machado, J. Martins Carvalho e José S. Matos, "Robot Manipulator Dynamics - Towards Better
Computational Algorithms,"SYROCO88, IFAC Symposium on Robot Control, Karlsruhe, Outubro 1988.
J. Tenreiro Machado, J. Martins Carvalho, António M. Costa, José S. Matos, "Dedicated Computer System for
Robot Manipulators,"Systems Analysis and Simulation II- Applications, Springer-Verlag, Berlin, Setembro 1988.
J. Tenreiro Machado, J. Martins Carvalho e José S. Matos, "An Efficient Computational Scheme for Robot
Manipulators,"Proceedings of the IEEE International Symposium on Intelligent Control 1988,
Arlington, Virginia,
USA, Agosto 1988.
J. Tenreiro Machado, José S. Matos, J. Martins Carvalho, António M. Costa, "An Efficient Algorithm for Robot
Manipulators Dynamic Computation,"31st Midwest Symposium on Circuits and Systems, St. Louis, Missouri, USA,
Agosto 1988.
J. Tenreiro Machado, J. Martins Carvalho e José S. Matos, "A Real-Time System for Robot Manipulator Inverse
Dynamics Computation," 15th IFAC/IFIP Workshop on Real-Time Programming, Valencia, Espanha, Maio 1988.
José S. Matos, John V. Oldfield e Jaime F. Sasson, "Automatic Synthesis and Layout of Multiplexer Trees,"
Publicações José Alfredo Ribeiro da Silva Matos
Julho, 1999
3
Proceedings of the 30th Midwest Symposium on Circuits and Systems,
Syracuse, NY, USA, Agosto, 1987.
José S. Matos, John V. Oldfield, "Binary Decision Diagrams: From Abstract Representations to Physical
Implementations,"ACM IEEE 20th Design Automation Conference Proceedings, Miami Beach, Florida, Junho 1983.
José S. Matos, John V. Oldfield, "Mapping Binary Decision Diagrams into Silicon,"
IEEE International Symposium on
Circuits and Systems, Newport Beach, California, USA, 1983.
2. Publicações em livros
José Silva Matos, "Computer Organization, Programming and Benchmarking, Introduction to Chapter 4",
Vector
in
(Editors: José M. Palma, Jack Dongarra,
Vicente Hernández), Lecture Notes in Computer Science, Springer-Verlag Berlin, 1999.
an Parallel Processing - VecPar'98, Selected Papers and Invited Talks,
J. C. Alves, A. Puga, L. Corte-Real, J. S. Matos, "Pro-Hos-1 — A Vector Processor for the Efficient Estimation of
Higher-Order Moments",Vector and Parallel Processing - VecPar'96, (Editors: José M. L. M. Palma e Jack
Dongarra), Lecture Notes in Computer Science,pp. 96-107, Springer-Verlag, 1997.
José Silva Matos, The Binary Decision Diagram: A Tool For Logic Design and Implementation
, PhD Dissertation,
Syracuse University, Syracuse, NY, USA, Dezembro 1983.
3. Trabalhos publicados em Revistas ou Actas de Conferências Nacionais
J. Machado da Silva e José Silva Matos, "O Barramento de Teste Analógico IEEE P1149.4, Descrição e Exemplos
de Aplicação", 3º Encontro Nacional do Colégio de Engenharia Electrotécnica da Ordem dos Engenheiros,
Matosinhos, 5-6 Junho, 1997.
José S. Matos, João C. Ferreira, Ana C. Leão, J. Machado Silva, "Test of Mixed-Signal Boards Using Test-Support
ICs. Part I — Hardware",INESC Journal of Research and Development, Vol. 5, No. 1, Lisboa, Jan/Jun 1995.
António J. Araújo, Paulo A. Salgado, José S. Matos, "TIMEC — Um Controlador para Aplicações de Medida com
Ultra-sons,"1º Encontro Nacional do Colégio de Engenharia Electrotécnica da Ordem dos Engenheiros,
Lisboa, Maio
1994.
Ana C. Leão, João C. Ferreira, José M. Silva e José S. Matos, "Teste de Circuitos Electrónicos Analógicos a partir
de um Barramento de Teste Digital Normalizado,"
1º Encontro Nacional do Colégio de Engenharia Electrotécnica da
Ordem dos Engenheiros, Lisboa, Maio 1994.
J. Machado da Silva, J. Silva Matos, Ian M. Bell, Gaynor E. Taylor, "Avaliação do Teste de Circuitos Electrónicos
Analógicos e Mistos (A/D) por Monitorização da Corrente de Alimentação,"
1º Encontro Nacional do Colégio de
Engenharia Electrotécnica da Ordem dos Engenheiros, Lisboa, Maio 1994.
Ana C. Leão, João C. Ferreira, José S. Matos, "ABSINT — Um Circuito Integrado para Teste de Sistemas
Electrónicos Analógico-Digitais Através de uma Interface Digital," ENDIEL'93, Porto, Abril 1993.
José C. Alves, José S. Matos, "Síntese Automática de Sistemas Digitais: Justificação e Estado da Arte", ENDIEL'93,
Porto, Abril 1993.
José M. Ferreira, Filipe S. Pinto, José S. Matos, "Um ASIC para o Controlo de Tempo e Temperatura em
Electrodomésticos", ENDIEL'91, Maio 1991.
José M. Ferreira, Filipe S. Pinto, José S. Matos, "Um Processador para o Auto-Teste de Cartas de Circuito
Impresso com BST", ENDIEL'91, Maio 1991.
José M. Ferreira, Raul M. Vidal, João C. Ferreira , Ana C. Leão, "O
Boundary Scan Test: Conceitos, Limitações e
Perspectivas de Futuro", Revista Engenharia, Março de 1991, Nº5, IV Série, pp. 39-47.
J. Tenreiro Machado, J. Martins de Carvalho, J. Silva Matos e António M. Costa, "A New Computing System for the
Control of Robot Manipulators",INESC Journal of Research and Development, Vol. 1, Nº 2, Lisboa, Jul/Dez 1990.
José C. Alves, José S. Matos, "ATEGA: Software Gráfico para o Controlador EGA",
2º Encontro Português de
Computação Gráfica, Porto, Outubro 1989.
Publicações José Alfredo Ribeiro da Silva Matos
Julho, 1999
4
José M. Ferreira, José S. Matos, "O Projecto Assistido por Computador na Metodologia Boundary
Scan Test," 2ªs
Lisboa, Maio 1989.
Jornadas Nacionais de Projecto, Planeamento e Produção Assistidos por Computador,
José M. Ferreira, José S. Matos, "Boundary Scan Test: Uma Metodologia para o Teste de Sistemas Electrónicos,"
ENDIEL'89, Porto 1989.
Alexandre Sousa, José S. Matos, "Simulador Lógico para um Microcomputador,"
2º Simpósio da Electrónica das
Telecomunicações, Lisboa, Maio 1986.
José F. Oliveira, José C. Alves, Cristina S. Ferreira, José S. Matos, "Programa para Verificação de Regras
Geométricas no Projecto de Circuitos Integrados,"
2º Simpósio da Electrónica das Telecomunicações, Lisboa, Maio
1986.
José S. Matos, "CAD para VLSI: Uma experiência na FEUP," ENDIEL'85, Porto, 1985.
José S. Matos, "A Automação do Projecto de Circuitos Integrados", Congresso da Ordem dos Engenheiros, 1981,
Lisboa.
José S. Matos, "Um Sistema para o Projecto Automático de Circuitos Integrados", Congresso da Ordem dos
Engenheiros, 1981, Lisboa.
4. Publicações Científicas e Técnicas com divulgação restrita
(Trabalhos realizados no âmbito de projectos de I&D, revestindo a forma de Relatórios Internos ou Relatórios de
Deliverables. Alguns têm natureza confidencial, no quadro das regras de protecção de propriedade intelectual
que regiam os consórcios no âmbito dos quais foram desenvolvidos).
Hélio Mendonça, J. Machado Silva, J. S. Matos, "Métodos de Processamento Digital de Sinal para Aplicação em
Teste Analógico e Misto", Relatório do Projecto AUTCAM, Outubro 1997.
J. Machado Silva, J. S. Matos, "Defeitos em Cartas de Circuito Impresso", Relatório do Projecto AUTCAM, Outubro
1997.
J. Silva Matos, J. Canas Ferreira, "Contribution to Deliverable 1.2.J — Prototyping of a Board-level Testability Tool",
ESPRIT III-6138-ARTEMIS, Maio 1995.
J. Silva Matos, J. Canas Ferreira, "Contribution to Deliverable 1.2.I — Specification of Board Level Mixed Signal
Testability Tools Based on Boundary-Scan Access and Principles", ESPRIT III-6138-ARTEMIS, Maio 1994.
J. Silva Matos, J. Canas Ferreira, J. Machado da Silva, "Contribution to Deliverable 1.1.F — Mixed Signal Testability
Requirements", ESPRIT III-6138-ARTEMIS, Março 1994.
J. Silva Matos, J. Canas Ferreira, Ana C. Leão, J. Machado da Silva, "Contribution to Deliverable 1.2.H— Overview
of BST Applications for IC and PCB Level", ESPRIT III-6138-ARTEMIS, Junho 1993.
J. Silva Matos, "Mixed Signal Activities at INESC Porto", Contribution to Deliverable 1.1.A — General Overview of
Current Status in Mixed Signal Testing, ESPRIT III-6138-ARTEMIS, Abril 1993.
José M. Fereira, Filipe S. Pinto, José S. Matos, "Projecto de um ASIC para o Controlo de Tempo e Temperatura",
Relatório Interno, INESC, Julho 1992.
Ferreira, J. M., Matos, J. S. and Jong, F., "Verification of TPG Procedures for BST Boards with Additional STClusters", Relatório R4.4, ESPRIT2478 (Research into Boundary Scan Test Implementation), Março 1992.
Ferreira, J. M., Araújo, A. J., Pinto, F. S., Tavares, J. A., Alves, G. R. e Matos, J. S, "Especificação da Arquitectura
Global do Testador", Relatório nº 2, Projecto JNICT PMCT/TIT/937/90 (Sistema de Validação e Teste de Cartas de
Circuito Impresso com BST), Novembro de 1991.
Ferreira, J. C., Matos, J. S., e Leão, A. C, "TPG for BIST-Equipped Boundary Scan Circuitry", Relatório D1.3,
ESPRIT 2478 (Research Into Boundary Scan Implementation), Outubro 1991.
Ferreira, J. M., Matos, J. S. e Pinto, F. S., "Definição de Requisitos", Relatório nº 1, Projecto JNICT
PMCT/TIT/937/90 (Sistema de Validação e Teste de Cartas de Circuito Impresso com BST), Julho de 1991.
Publicações José Alfredo Ribeiro da Silva Matos
Julho, 1999
5
José M. Fereira, Filipe S. Pinto, José S. Matos, "Projecto de um Processador para o Auto-teste de Cartas de
Circuito Impresso com BST", Relatório Interno, INESC, Julho 1991.
Ferreira, J. M., Matos, J. S. and Jong, F., "Verification of TPG Procedures for F-BST Boards", Relatório R4.3,
ESPRIT2478 (Research into Boundary Scan Test Implementation), Junho 1991.
Ferreira, J. M., Matos, J. S. and Jong, F., "High Level Specification of TPG Procedures for F-BST Boards",
Deliverable D4.2, ESPRIT2478 (Research into Boundary Scan Test Implementation), Agosto 1990.
Matos, J. S., Ferreira, J. C., Leão, A. C., e Teixeira, J. P., "Test Pattern Generation For the On-Chip Boundary Scan
Infrastructure (without BIST)", Relatório D1.2, ESPRIT 2478 (Research Into Boundary Scan Implementation), Julho
1990.
Ferreira, J. M., Matos, J. S. and Jong, F, "Test Pattern Generation Methodology for Full Boundary Scan Test",
Deliverable D4.1, ESPRIT2478 (Research into Boundary Scan Test Implementation), Dezembro 1989.
5. Artigos de divulgação científica e tecnológica
José Silva Matos, "A Microelectrónica na FEUP: Acreditar no Futuro", Revista Engenharia, Nº 8, IV Série,
Abril/Junho 1992.
José Silva Matos, "As Comunicações e a Microelectrónica", publicado em suplemento do semanário O
Independente, 24 de Janeiro, 1992
6. Outros
(Trabalhos apresentados sob a forma de posters em workshops e encontros científicos com processos de
selecção rigorosos mas sem publicação em Actas).
J. Machado Silva, J. Silva Matos, "Implementation of Mixed Current/Voltage Testing of Analogue and Mixed-Signal
Circuits", 20th Workshop on CAD for VLSI in Europe (CAVE'95), Kenmare, Irlanda, Dezembro 1995.
J. Silva Matos, J. C. Ferreira, A. C. Leão, J. M. Silva, "Analog Testing Using the 1149.1 Bus Standard," 21st CAVE
Workshop, Sesimbra, Maio 1994.
J. Machado da Silva, J. Silva Matos, Ian M. Bell, Gaynor E. Taylor, "Power Supply Current Testing of Large MixedSignal Devices," 21st CAVE Workshop, Sesimbra, Maio 1994.
José C. Alves, J. Silva Matos, "Architectures for Reconfigurable Co-processors Based on FPGAs," 21st CAVE
Workshop, Sesimbra, Maio 1994.
J. Machado da Silva, J. Canas Ferreira, A. Carneiro Leão, J. Silva Matos, "Using IEEE 1149.1 to Control and
Observe Analogue Nodes in Mixed-Signal Boards," First Open Workshop ESPRIT III Archimedes, Hannover, Junho
1993.
Publicações José Alfredo Ribeiro da Silva Matos
Julho, 1999
6