FACULDADE DE ENGENHARIA,
ARQUITETURA E URBANISMO
CURSO: Engenharia Elétrica e Engenharia de Computação.
DISCIPLINA: Circuitos Lógicos I – Z520234 .
4a Série de Exercícios- Resolução
Circuitos Lógicos Combinacionais
Exercício 1. Simplifique as seguintes expressões usando a álgebra Booleana.
(a) x = ABC + AC
(b)
y = (Q + R )(Q + R )
(c)
w = ABC + ABC + A
(d) q = RST ( R + S + T )
(e)
x = A B C + A BC + A B C + A B C + A B C
(f)
z = ( B + C )( B + C ) + A + B + C
(g)
y = (C + D) + A C D + A B C + A B C D + A C D
(h)
x = A B(C D) + A B D + B C D
Exercício 4.1
(a)
x = A B C + A C = C ( A B + A) = C ( A + B)
(b)
y = (Q + R)(Q + R) = Q Q + Q R + R Q + R R = Q R + R Q
(c)
w = A B C + A B C + A = A C ( B + B ) + A = A C + A1 = A C + A (C + C ) =
= A C + A C + A C = A (C + C ) + C ( A + A) = A + C
(d)
q = R S T ( R + S + T ) = ( R + S + T )( R S T ) = R C + S R S T + T R S T =
=RST + RST + RST = RST
(e)
x = A B C + A B C + A B C + A B C + A B C = A B C + B C ( A + A) + A B (C + C ) =
= A B C + B C + A B = B C + B ( A C + A) = B C + B ( A + C ) = B C + A B + B C
(f)
z = (B + C) (B + C) + A + B + C = B B + B C + B C + C C + A B C =
= B C + B C + A B C = B C + B (C + A C ) = B C + B (C + A ) = B C + B C + A B
(g)
y = (C + D) + A C D + A B C + A B C D + A C D =
= C D + AC D + A B C + A B C D + AC D =
= C D + C D ( A + A) + A B C + A B C D =
= C D + C D + A B C + A B C D = D(C + C ) + A B C + A B C D =
= D + ABC + ABC D = D + ABC + ABC
FEAU - FACULDADE DE ENGENHARIA, ARQUITETURA E URBANISMO
Avenida Shishima Hifumi, 2911 - Bairro Urbanova -CEP 12244-000 - São José dos Campos-SP Tel: (12) 3947 1006
(h)
x = A B (C D) + A B D + B C D = A B (C + D) + A B D + B C D =
= ABC + AB D + AB D + BC D
Exercício 2. Simplifique o circuito mostrado na Figura 2 usando a álgebra Booleana.
Exercício 4.2
Figura 2
x = M NQ⋅M NQ⋅M NQ = M NQ+ M NQ+ M NQ = M NQ+ M NQ+ M NQ =
= M Q ( N + N ) + N Q (M + M ) = M Q + N Q = Q (M + N )
Exercício 3. Projete o circuito lógico correspondente à tabela-verdade mostrada na Tabela 3.
A
0
0
0
0
1
1
1
1
TABELA 3
B
C
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
X
1
0
1
1
1
0
0
1
Exercício 4.4
Considerando que na tabela verdade temos menos 0:
x = A B C + A B C + A B C = B C ( A + A) + A B C = B C + A B C
ou considerando Soma-de-Produtos:
x = AB + BC + BC
2
Prof. José Ricardo Abalde Guede
Exercício 4. Projete um circuito lógico cuja saída seja nível ALTO apenas quando a maioria
das entradas A, B e C for nível BAIXO.
Exercícios 4.5
A
0
B
0
C
0
X
1
ABC
0
0
1
1
ABC
0
1
0
1
ABC
0
1
1
0
1
0
0
1
ABC
1
1
1
0
1
1
1
0
1
0
0
0
x = A B C + A B C + A B C + A B C = A B (C + C ) + A C ( B + B ) + B C ( A + A) =
= A B + AC + B C
Exercício 5. Um número de quatro bits é representado como A3A2A1A0, onde A3, A2, A1 e A0
representam os bits individuais e A0 é o LSB. Projete um circuito lógico que gera um nível
ALTO na saída sempre que o número binário for maior que 0010 e menor que 1000.
Exercícios 4.7
A3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
A1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
Da Tabela Verdade podemos observar que
x = 1 quando A3 = 0 e A2 = 1 ou quando
A3 = A2 = 0 e A1 = A0 = 1.
x = A3 A2 + A3 A2 A1 A0 = A3 ( A2 + A2 A1 A0 ) = A3 ( A2 + A1 A0 )
Exercício 6. A Figura 6 mostra um diagrama para um circuito de alarme de automóvel usado
para detectar uma determinada condição indesejada. As três chaves são usadas para indicar
respectivamente o estado da porta do motorista, o estado da ignição e o estado dos faróis.
Projete um circuito lógico com essas três chaves como entrada de forma que o alarme seja
ativado sempre que ocorrer uma das seguintes condições:
Os faróis estão acessos e a ignição esta desligada.
A porta está aberta e a ignição está ligada.
Exercícios 4.8
3
Prof. José Ricardo Abalde Guede
Figura 6
L
0
0
I
0
0
D
0
1
X
0
0
0
1
0
0
0
1
1
1
L ID
1
0
0
1
LI D
1
0
1
1
LI D
1
1
1
1
0
1
0
1
L ID
Porta = Door = D
Ignição = I
Luzes = Lights =L
X = L I D + L I D + L I D + L I D = I D ( L + L) + L I ( D + D) = I D + L I
Exercício 7. Simplifique as expressões propostas Exercícios 1(e) e 1(g) usando um mapa K.
Exercícios 4.12 e 4.13
Passos do método do mapa K para a simplificação de uma expressão Booleana:
Passo 1 Construa o mapa K e coloque os 1s nos quadros que correspondem aos 1s na tabela-verdade.
Coloque 0s nos outros quadros.
Passo 2 Analise o mapa quanto aos 1s adjacentes e agrupe os 1s que não sejam adjacentes a
quaisquer outros 1s.Esses são denominados 1s isolados.
Passo 3 Em seguida, procure os 1s que são adjacentes a somente um outro 1. Agrupe todo par que
contém tal 1.
Passo 4 Agrupe qualquer octeto, mesmo que ele contenha alguns 1s que já tenham sido agrupados.
Passo 5 Agrupe qualquer quarteto que contenha um ou mais 1s que ainda não tenha sido agrupados,
certificando-se de usar o menor número de agrupamentos.
Passo 6 Agrupe quaisquer pares necessários para incluir quaisquer 1s que ainda não tenham sido
agrupados, certificando-se de usar o menor número de agrupamentos.
Passo 7 Forme a soma OR de todos os termos gerados para cada grupo.
1(e)
x = B C + B C + A B ou
4
x = B C + B C + AC
Prof. José Ricardo Abalde Guede
1(g) Para colocarmos no Mapa K temos que escrever a expressão na forma de Somade-Produtos:
y = C D + AC D + A B C + A B C D + AC D
y = D + ABC + ABC
Exercício 8. A Figura 8 mostra um contador BCD que gera uma saída de quatro bits
representando o código BCD para o numero de pulsos que é aplicado na entrada do contador.
Por exemplo, após a ocorrência de quatro pulsos, as saídas do contador serão DCBA = 01002
= 410. O contador retorna para 0000 no décimo pulso começando a contagem novamente. Em
outras palavras, as saídas DCBA nunca representarão um numero maior que 10012 = 910.
Projete um circuito lógico que gere uma saída em nível ALTO sempre que o contador estiver
nas contagens 2, 3 e 9. Use o mapa K e aproveite as condições don´t-care.
Exercício 4.16
Figura 8
D
0
0
0
C
0
0
0
B
0
0
1
A
0
1
0
X
0
0
1
0
0
1
1
1
0
0
0
0
1
1
1
1
1
1
0
0
0
0
1
1
0
0
0
1
0
1
0
1
0
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
0
0
1
1
0
1
0
1
0
1
X
X
X
X
X
X
DC B A
DC B A
DC B A
X = BC + AD
5
Prof. José Ricardo Abalde Guede
Exercício 9. A Figura 9 mostra quatro chaves que fazem parte do circuito de controle em uma
maquina copiadora. As chaves estão posicionadas em diversos pontos ao longo da trajetória do
papel dentro da maquina. Cada chave está no estado normal aberto e, quando o papel passa
sobre a chave, ela é fechada. É impossível o fechamento simultâneo das chaves SW1 e SW4.
Projete um circuito lógico que gere uma saída em nível ALTO sempre que duas ou mais chaves
estiverem fechadas ao mesmo tempo. Use o mapa K e aproveite as vantagens das condições
don´t-care.
Exercícios 4.17
Figura 9
S4
0
0
S3
0
0
S2
0
0
S1
0
1
X
X
1
0
0
0
0
1
1
0
1
X
1
0
0
1
1
0
0
0
1
X
1
0
0
1
1
1
0
1
1
0
0
1
0
X
0
1
1
0
0
1
1
S 4 S 3 S 2 S1
1
0
1
0
1
S 4 S 3 S 2 S1
1
1
0
1
1
0
1
0
0
1
1
1
1
1
1
1
0
1
1
1
0
1
0
0
0
S 4 S 3 S 2 S1
S 4 S 3 S 2 S1
S 4 S 3 S 2 S1
S 4 S 3 S 2 S1
S 4 S 3 S 2 S1
X = S1 S 2 + S1 S 3 + S 3 S 4 + S 2 S 3 + S 2 S 4
Exercício 10. (a) Determine a forma de onda de saída para o circuito mostrado na Figura 10.
(b) Repita para a entrada B mantida em nível BAIXO.
(c) Repita para a entrada B mantida em nível ALTO.
Exercício 4.18
Figura 10
6
Prof. José Ricardo Abalde Guede
(a) A saída x = 1 quando as entradas A e B forem diferentes.
(b) Quando B = 0 a saída x = A .
(c) Quando B = 1 a saída x = A .
Exercício 11. Determine as condições de entrada necessárias para gerar uma saída X = 1 no
circuito mostrado na Figura 11.
Exercício 4.19
Figura 11
A saída X = 1 quando A ≠ B , B = C e C = 1 . Logo as condições de entrada
C = B = 1, A = 0 determinam X = 1 .
Exercício 12. Um chip 7486 contém quatro portas EX-OR. Mostre como implementar uma
porta EX-NOR usando apenas um chip 7486.
Exercício 4.20
A⊕ B = AB + AB
A⊕ B = AB + AB
( A ⊕ B) ⊕ 1 = ( A B + A B) 1 + ( A B + A B ) 1 = ( A B ⋅ A B) 1 + ( A B + A B) 0 =
= ( A + B) ⋅ ( A + B) + 0 = ( A + B) ⋅ ( A + B) = A A + A B + B A + B B =
= 0 + AB + B A+ 0 = AB + AB = A⊕ B
7
Prof. José Ricardo Abalde Guede
Exercício 13.
(a) Sob que condições uma porta OR permitirá a passagem de um sinal lógico para a saída
sem alteração?
(b) Repita o item (a) para uma porta AND.
(c) Repita para uma porta NAND.
(d) Repita para uma porta NOR.
Exercícios 4.30
(a) Uma porta OR permite a passagem de um sinal lógico para a saída sem alteração
quando as outras entradas são nível BAIXO ou 0.
(b) Uma porta AND permite a passagem de um sinal lógico para a saída sem alteração
quando as outras entradas são nível ALTO ou 1.
(c) Uma porta NAND permite a passagem de um sinal lógico para a saída INVERTIDO
quando as outras entradas são nível ALTO ou 1.
(d) Uma porta NOR permite a passagem de um sinal lógico para a saída INVERTIDO
quando as outras entradas são nível BAIXO ou 0.
Exercício 14. A Figura 14 apresenta um detector de magnitude relativa que recebe dois
números binários de três bits x2x1x0 e y2y1y0 e determina se eles são iguais e, se não forem,
indica qual é o maior. Existem três saídas, definidas conforme a seguir:
1.
M = 1 apenas se os dois números de entrada forem iguais.
2.
N = 1 apenas se x2x1x0 for maior que y2y1y0.
3.
P = 1 apenas se y2y1y0 for maior que x2x1x0.
Projete um circuito lógico para esse detector. O circuito tem seis entradas e três saídas e
portanto é muito complexo para usar uma tabela-verdade.
Exercício 4.22
Figura 14
O circuito abaixo é uma possível solução.
As três portas EX-OR e a porta NAND 4 determina quando os dois números são iguais,
ou seja quando X2 = Y2, X1 = Y1 e X0 = Y0 simultaneamente: M = 1.
As portas NAND 1, 2 e 3 e a porta OR determinam quando Y2Y1Y0 > X2X1X0 : P = 1.
A porta NOR é ativo ALTO quando nem M ou P são nível ALTO, logo quando X2X1X0 >
Y2Y1Y0 : N = 1.
8
Prof. José Ricardo Abalde Guede
Exercício 15. A Figura 15 mostra o cruzamento de uma rodovia com uma via de acesso.
Sensores detectores de veículos são colocados ao longo das pistas C e D (na rodovia) e nas
pistas A e B (via de acesso). As saídas desses sensores serão nível BAIXO (0) quando
nenhum veículo estiver presente e nível ALTO (1) quando um veículo estiver presente. O sinal
de trânsito no cruzamento é controlado de acordo com a seguinte lógica:
1. O sinal da direção leste-oeste (L-O) será verde quando as duas pistas C e D
estiverem ocupadas.
2. O sinal da direção leste-oeste será verde sempre que as pistas C ou D estiverem
ocupadas, mas com as pistas A e B desocupadas ou somente uma delas ocupada.
3. O sinal da direção norte-sul (N-S) será verde sempre que as duas pistas A e B
estiverem ocupadas, mas as pistas C e D estiverem ambas ou uma delas desocupadas.
4. O sinal da direção norte-sul também será verde quando as pistas A ou B estiverem
ocupadas enquanto ambas as pistas C e D estiverem vazias.
5. O sinal da direção leste-oeste será verde quando não houver veículo presente em
qualquer das pistas.
Usando as saídas dos sensores A, B, C e D como entradas, projete um circuito lógico para
controlar o semáforo. Devem existir duas saídas, N-S e L-O, que serão nível ALTO quando a
luz correspondente for verde. Simplifique o circuito o máximo possível e mostre todos os
passos.
Exercício 4.27
Figura 15
Item 5
Item 4
D
0
0
C
0
0
B
0
0
A
0
1
L/O
1
0
N/S
0
1
Item 4
0
0
1
0
0
1
Item 3
0
0
1
1
0
1
Item 2
Item 2
Item 2
Item 3
0
0
0
0
1
1
1
1
0
0
1
1
0
1
0
1
1
1
1
0
0
0
0
1
Item 2
Item 2
Item 2
Item 3
1
1
1
1
0
0
0
0
0
0
1
1
0
1
0
1
1
1
1
0
0
0
0
1
Item 1
Item 1
Item 1
Item 1
1
1
1
1
1
1
1
1
0
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
DC B A
DC B A
DC B A
DC B A
DC B A
Temos cinco combinações em que N / S = 1,
9
Prof. José Ricardo Abalde Guede
N / S = DC B A + DC B A + DC B A + DC B A + DC B A =
= D C ( B A + B A + B A) + B A( D C + D C + D C ) = D C ( B + A) + B A( D + C ) =
Logo,
L/O = N / S
Exercício 16. Veja da Figura 16. Lembre-se de que a saída Y deve estar em nível ALTO para
qualquer uma das seguintes condições:
1.
A = 1, B = 0, independente de C
2.
A = 0, B= 1, C = 1
No teste do circuito, o técnico observa que a saída Y vai para o nível ALTO apenas para a
primeira condição, mas permanece em nível BAIXO para todas as outras condições de entrada.
Considere a lista a seguir com as possíveis falhas. Para cada uma escreva “sim” ou “não” para
indicar se essa falha pode ou não ser a causa do problema. Justifique cada resposta “não”.
(a)
Um curto interno de Z2-13 com GND
(b)
Um circuito aberto na conexão com Z2-13
(c)
Um curto interno de Z2-11 com VCC
(d)
Um circuito aberto na conexão de VCC com Z2
(e)
Um circuito aberto interno em Z2-9
(f)
Uma conexão aberta de Z2-11 a Z2-9
(g)
Uma ponte de solda entre os pinos 6 e 7 de Z2
Exercício 4.42
Figura 16
(a)
Não, um curto interno de Z2-13 com GND mantêm o ponto X em nível BAIXO
permanentemente e a primeira condição A = 1, B = 0 não levaria a saída Y ao nível ALTO.
(b)
Não, um circuito aberto na conexão com Z2-13 é um nível ALTO na tecnologia
TTL, logo na segunda condição A = 0, B =1 e C = 1 levaria Z2-11 ao nível BAIXO e Z2-8 ao
nível ALTO.
(c)
Sim, um curto interno de Z2-11 com VCC deixaria a saída Y ao nível BAIXO na
segunda condição A = 0, B =1 e C = 1 levaria Z2-11.
(d)
Não, um circuito aberto na conexão de VCC com Z2 não deixaria trabalhar
corretamente o circuito integrado Z2 e nem a primeira condição é satisfeita.
(e)
Sim, um circuito aberto interno em Z2-9 pode explicar a falha.
(f)
Sim, uma conexão aberta de Z2-11 a Z2-9 pode explicar a falha observada pelo
técnico.
10
Prof. José Ricardo Abalde Guede
(g)
Não, uma ponte de solda entre os pinos 6 e 7 de Z2 levaria Z2-10 ao nível BAIXO
sempre e Z2-8 para o nível ALTO para todos os casos.
Exercício 17. Considere que as portas mostradas na Figura 16 sejam todas CMOS. Quando o
técnico testo o circuito, conclui que ele funciona corretamente exceto para as seguintes
condições:
1.
A = 1, B = 0, C = 0
2.
A = 0, B= 1, C = 1
Para essas condições, a ponta de prova lógica indica níveis indeterminados em Z2-6, Z2-11 e
Z2-8. Qual deve ser a falha mais provável no circuito? Justifique
Exercício 4.44
Podemos observar que Z2-6 e Z2-11 devem ter o mesmo nível lógico para as entradas A,
B e C apenas nos dois casos citados acima em que eles deveriam adquirir níveis
diferentes. Logo como nesses dois casos é observado níveis indeterminados podemos
sugerir que a causa pode ser um curto circuito entre eles por uma ponte de solda. Este
curto circuito não terá efeito em todos os casos em que estas duas saídas apresentem
níveis iguais.
***&***
11
Prof. José Ricardo Abalde Guede