Universidade Federal de Campina Grande
Centro de Engenharia Elétrica e Informática
Unidade Acadêmica de Sistemas e Computação
Curso de Bacharelado em Ciência da Computação
Organização e Arquitetura de
Computadores I
EXERCÍCIOS
Prof.a Joseana Macêdo Fechine Régis de Araújo
[email protected]
Carga Horária: 60 horas
Organização e Arquitetura de
Computadores I
1º Exercício de Avaliação
Exercícios
01. (Questão 22 – BADESC – Análise de Sistemas, 2010)
O sistema binário representa a base para o funcionamento dos
computadores. Assim, um odômetro binário mostra no display
o número 10101111.
A representação desse número em decimal e em hexadecimal
e o próximo número binário mostrado no display, serão,
respectivamente:
a) 175, AE e 10101110
b) 175, EF e 10110000
c) 175, AF e 10110000
d) 191, EA e 10110000
e) 191, FA e 10101110
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
3
Exercícios
02. Quais os valores em decimal do binário (8 bits) 10000001,
considerando a representação sem sinal e em Complemento
de 2, respectivamente?
a) 120, -111
b) 100, -100
c) 129, -127
d) 129, 127
e) 127, -126
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
4
Exercícios
03. Quais os valores em decimal do binário (8 bits) 00000111,
considerando a representação sem sinal e em Complemento
de 2, respectivamente?
a) 13, 7
b) 13, 13
c) 12, 10
d) 7, 7
e) 7, -7
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
5
Exercícios
04. (Concurso IFPB, CÓDIGO 46, HARDWARE, 2013) Analise os
três circuitos equivalentes abaixo e, em seguida, aponte a
função lógica que eles representam.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
6
Exercícios
05. (Concurso IFPB, CÓDIGO 46, HARDWARE, 2013)
Considerando a tabela a seguir, aponte a alternativa que
apresenta a expressão simplificada de S1 e S2.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
7
Exercícios
06. (Questão 22, ENADE, 2011) A expressão correspondente à
função lógica representada a partir da Tabela-Verdade abaixo é:
A menor expressão de chaveamento
representada por uma soma de
produtos correspondente à saída S é
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
8
Exercícios
07. (POSCOMP, 2010) Considerando uma função descrita em
sua forma canônica de soma de produtos pelos minitermos
3, 7, 11, 12, 13, 14 e 15 de um mapa de Karnaugh e
considerando a variável A como o termo de mais alta ordem
lógica, B como o de segunda maior ordem, C como o de
terceira maior ordem e D como o de menor ordem lógica,
determine a sua representação lógica minimizada.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
9
Exercícios
08. Identifique a função lógica realizada pelo circuito da figura, que
utiliza decodificador na sua implementação.
Assinale a alternativa correta.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
10
Exercícios
09. Qual é o CI que está interligando os microcomputadores à
Impressora?
a)
b)
c)
d)
e)
DSC/CEEI/UFCG
MUX 4:1
DEMUX 1:8
Decodificador 2:4
MUX 8:1
DEMUX 1:4
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
11
Exercícios
10. O circuito da figura é um multiplexador utilizado para
implementar uma função lógica. Esta função é de:
a) uma porta XOR
b) uma porta XNOR
c) uma porta AND
d) uma porta OR
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
12
Exercícios
11. Considerando as duas equações booleanas de um somador completo
S = Ai xor Bi xor Cin e Cout = (Ai and Bi) or Cin and (Bi xor Ai), atribua
V (verdadeiro) ou F (falso) para as afirmativas a seguir.
( ) A equação Cout = (Bi and Ai and Cin) or (Ai and Bi) é equivalente
à equação Cout do enunciado da questão.
( ) Para o circuito de um meio somador, tem-se S = (Ai xor Bi) e
Cout = Ai and Bi.
( ) Estas são as únicas expressões lógicas possíveis para o circuito.
( ) Somadores completos de n bits (com n > 1) podem ser
implementados com n circuitos, cada um deles implementando
estas mesmas equações.
( ) Para apenas uma combinação de valores de Ai, Bi e Cin, obtémse S = 1 e Cout = 1.
Assinale a alternativa que contém, de cima para baixo, a sequência
correta.
a) V, V, F, V, F. b) V, F, F, V, V c) F, V, F, V, V d) F, V, F, V, F.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
13
Organização e Arquitetura de
Computadores I
2º Exercício de Avaliação
DSC/CEEI/UFCG
Exercícios
18. Considere que uma determinada instrução seja formada por
dois campos: um código de operação e um operando. O
campo referente ao operando contém o operando em si, ao
invés de um endereço ou qualquer outra informação que
descreva onde o operando está armazenado. Nesse caso, foi
utilizado o modo de endereçamento:
a) Imediato.
b) Direto.
c) Registrador.
d) Indireto de registrador.
e) Indexado.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
15
Exercícios
19. Numere a Coluna 2 para relacionar os métodos de comunicação com
dispositivos de E/S (Entrada/Saída), listados na Coluna 1, com as
características listadas na Coluna 2.
Assinale a alternativa que apresenta a sequência CORRETA, de
cima para baixo.
a) III – I – III – II – III – II
c) II – I – I – III – III – I
DSC/CEEI/UFCG
b) I – II – I – II – II – II
d) II – II – II – I – II – III
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
16
Exercícios
20. Assinale a alternatica correta em relação à execução de instruções
em uma máquina.
a) Em geral, o processador vai à memória para buscar a
instrução armazenada no endereço seguinte àquela que
acabou de ser executada. Neste caso, o registrador IR
(Registrador de Intrução) é acrescido do tamanho da instrução
que acabou de ser executada.
b) Quando existem desvios, o valor do registrador PC é uma
função monótona do tempo.
c) O procedimento quando termina sua tarefa retorna o
controle para o comando ou a instrução seguinte à
instrução de chamada.
d) Uma chamada a procedimento não altera o fluxo de controle
(sequência em que as instruções são dinamicamente
executadas).
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
17
Exercícios
21. Para o trecho de código em Assembly (MIPS), identifique na
execução deste:
.text
.globl main
main:
addi $s0, $0, 4
addi $s1, $0, 1
jal divide
bne $s2, $s0, target
li $v0, 4
la $a0, str
syscall
target: li $v0, 10
syscall
a) Fluxo sequencial
b) Chamada a procedimento;
c) Traps; (Não ocorre)
d) Interrupções.
Obs.:
$v0: 4, syscall chama uma
função que imprime uma string na
tela e $a0 = string.
divide: div $s2, $s0, $s1
jr $ra
str:
DSC/CEEI/UFCG
.data
.asciiz "Os numeros sao iguais!\n“
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
18
Organização e Arquitetura de
Computadores I
3º Exercício de Avaliação
DSC/CEEI/UFCG
Exercícios
22. (POSCOMP 2003 - 22) Para que serve a segmentação de um
processador (pipelining)?
a) Permitir a execução de mais de uma instrução por
ciclo de relógio.
b) Aumentar a velocidade do relógio.
c) Simplificar o conjunto de instruções.
d) Reduzir o número de instruções estáticas nos programas.
e) Simplificar a implementação do processador.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
20
Exercícios
23. (POSCOMP 2004 - 30) Ao segmentar um processador,
transformando-o num pipeline, obtém-se:
a) Redução no número de ciclos necessários para executar
uma instrução.
b) Redução no número de ciclos necessários para
executar um programa.
c) Redução no número de ciclos necessários para tratar uma
exceção.
d) Redução no número de ciclos necessários para tratar uma
interrupção.
e) O circuito do processador fica mais simples.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
21
Exercícios
24. (POSCOMP 2008 - 54) Um processador tem cinco estágios de
pipeline. Suponha que cada uma das etapas do processador
(busca, decodificação, execução, leitura ou escrita de dados
em memória e escrita em registrador) seja executada em 5ns.
O tempo total para que 5 instruções sejam executadas em
pipeline, supondo que não haja dependência de dados entre
as instruções é:
a) 15ns
b) 25ns
c) 30ns
d) 45ns
e) 50ns
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
22
Exercícios
25. Em se tratando do Nível da Microarquitetura, assinale a
alternativa INCORRETA:
a) É o nível cuja função é implementar a camada ISA.
b) Uma Microarquitetura é dividida em uma Parte Operativa
(Caminho de Dados) e uma Parte de Controle.
c) Máquinas com microarquiteturas diferentes não podem
ter a mesma arquitetura do conjunto de instruções e
desta forma, não podem executar os mesmos programas.
d) Para controlar um caminho de dados, torna-se necessário um
conjunto de sinais de controle que atuam sobre os
componentes do nível da lógica digital. Os valores desses
sinais de controle especificam as operações a serem
executadas em um ciclo do caminho de dados.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
23
Exercícios
26. Na Microarquitetura MIPS apresentada na figura abaixo está descrita a
execução de qual instrução?
a) add
b) sub
c) or
d) and
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
24
Exercícios
27. Preencha as informações em função da instrução ser executada.
Instrução
Op5:0
addi
001000
RegWrite
RegDst
AluSrc
Branch
MemWrite
MemtoReg
ALUOp1:0
j
DSC/CEEI/UFCG
ALUOp1:0
Funct
ALUControl2:0
00
X
010 (Add)
X1
X
110 (Subtract)
1X
100000 (add)
010 (Add)
1X
100010 (sub)
110 (Subtract)
1X
100100 (and)
000 (And)
1X
100101 (or)
001 (Or)
1X
101010 (slt)
111 (SLT)
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
25
Exercícios
28. (MACHADO, 2004) A memória principal é o local onde são
armazenados instruções e dados no computador. Ela pode ser
classificada em função de sua volatilidade. Com relação a memória
cache, marque a alternativa INCORRETA.
a) A memória cache é uma memória volátil de alta velocidade, porém com
pequena capacidade de armazenamento.
b) A memória cache é uma memória volátil de alta velocidade com grande
capacidade de armazenamento.
c) O tempo de acesso a um dado contido na memória cache é muito
menor do que se este dado estivesse na memória principal RAM R/W.
d) A função da memória cache é minimizar a disparidade existente entre a
velocidade com que o processador executa as instruções e a
velocidade com que dados são acessados na memória principal RAM
R/W.
e) A memória cache possui uma capacidade de armazenamento inferior à
memória RAM.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
26
Exercícios
29. Analise estas afirmativas concernentes à memória virtual:
I. O conjunto de endereços disponíveis da memória principal
passa a ser maior que a quantidade real.
II. Paginação e segmentação são duas técnicas de alocação dos
espaços de memória.
III. A troca de dados entre o disco e memória é chamada de
swapping.
A partir dessa análise, pode-se concluir que
a) Apenas as afirmativas I e II estão corretas.
b) apenas as afirmativas I e III estão corretas.
c) apenas as afirmativas II e III estão corretas.
d) as três afirmativas estão corretas.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
27
Exercícios
30. (POSCOMP 2012, Questão 48) Com relação a barramento, atribua
V (verdadeiro) ou F (falso) às afirmativas a seguir.
( ) Um barramento possui linhas de controle, de dados e de endereço.
( ) Um barramento síncrono permite a melhor utilização de dispositivos
com diferentes taxas de transferência.
( ) A arbitração de um barramento pode ser centralizada ou distribuída.
( ) A largura do barramento de endereço determina a quantidade de bits
que podem ser transferidos de cada vez.
( ) Um barramento multiplexado permite uma menor disputa de acesso
por parte dos dispositivos do sistema.
Assinale a alternativa que contém, de cima para baixo, a sequência
correta.
a) V, F, V, F, F.
b) V, F, F, V, V.
c) F, V, V, V, F.
d) F, V, F, V, V.
e) F, F, V, F, V.
DSC/CEEI/UFCG
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
28