Capítulo 4 Nível da
Microarquitetura
Prof. Marcelo Mikosz Gonçalves
Recordando mic 1 e 2
Mic 2 mais rápido que mic –1 porém o
custo da IFU é alto
Não é possível acelerar o clock sem
mudar para uma tecnologia mais cara.
Pois, quanto menor o transistor, menor
a distancia e maior a velocidade.
Mic 1 e mic 2 são máquinas
seqüenciais.
Mic 3
A figura adiante, mostra o retardo introduzido no sinal
por vários componentes do caminho de dados
durante cada subciclo. Assim, existem 3 aspectos
que afetam os dados no caminho de dados:



O tempo para habilitar os registradores selecionados para
que coloquem valores nos barramentos A e B
O tempo para ULA e para o deslocador operarem
O tempo para armazenar o resultado nos registradores
A figura mostra também 3 novos registradores
(latches) que são escritos a cada novo ciclo,
dividindo o caminho de dados em 3 partes distintas
que podem operar de maneira independente, o mic 3
Agora são gastos 3 ciclos para usar o
caminho de dados. A máquina ficou
mais lenta? Os latches foram inseridos
para:
Poder aumentar a velocidade do clock,
porque o ratardo é menor.
 Podemos usar todas as partes do caminho
durante cada ciclo.

Swap
Swap
Swap
Swap
Swap
Swap
1 MAR = SP –1;rd
2 MAR = SP
3 H = MDR; wr
4 MDR = TOS
5 MAR = SP – 1;wr
6 TOS = H; goto (MBR1)
Dependência verdadeira ou dependência de leitura após escrita (RAW
– read after write)
Parada (stalling)
No mic 3, a instrução gasta 11
micropassos
No mic 2, a instrução gasta 6 ciclos
O ciclo corresponde a 3 micropassos,
assim no mic 2 teriamos 18
micropassos, sendo mic 2 mais lenta.
Mic 4
Pipeline de 7 estágios
Memória Cache