Universidade Federal de Itajubá
IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação
ELT502 – Eletrônica Digital I
Lista de Exercícios 3
Projeto e simplificação de circuitos combinacionais
1) Simplifique, por meio dos teoremas booleanos estudados, as seguintes funções combinacionais:
a) = + ̅ + (A + + C)
b) = + + + ̅ + (
+ )
)
c) = + + + (
+ d) = + + + (
+ )
2) Simplifique as seguintes expansões em mintermos e maxtermos. Utilize apenas teoremas booleanos para realizar as
simplificações:
a)
b)
c)
d)
= ∏ 1,2, z = z(M, N)
= ∑ 0,8,9,10,14, z = z(, , , )
= ∏ 1,2,3,4, z = z(A, B, C)
= ∑ 0,1,2,3,4,5,6,7, z = z(A, B, C)
e)
f)
g)
h)
= ∏ 0,3,z = z(A, B)
= ∑ 0,2,4,6,8,10,12,14, z = z(M, N, P, Q)
= ଵ + ଷ + ସ + ହ , z = z(, , )
= ଵ + ଷ + ସ + ହ + ଻ , z = z(, , )
3) Projete um circuito digital combinacional que receba uma palavra de 3 bits (ABC) e um bit de paridade (P). Esse circuito
deve sinalizar por meio de sua saída Z, em nível lógico alto, se o bit de paridade recebido está correto para a entrada ABC
respectiva. Assuma paridade ímpar.
4) Acrescente uma entrada E ao circuito digital anterior tal que se E=0, a análise feita será para paridade ímpar, caso contrário,
para paridade par.
5) Projete um circuito que seja capaz de dizer se um dígito em notação BCD8421 representa uma quantidade divisível por dois ou
por três.
6) Projete um circuito multiplicador binário. Este circuito deve receber duas palavras de 2 bits cada (A2A1 e B2B1) e então
reproduzir em sua saída (Z3Z2Z1) o produto entre suas entradas. Assuma que o máximo valor de cada uma das entradas seja
102 e que os dígitos de maiores índices sejam os de maior peso.
7) Uma aplicação corriqueira de circuitos digitais é o teste de outros circuitos digitais. Neste tipo de aplicação, uma seção
combinacional é utilizada para se verificar se uma dada resposta de um circuito digital corresponde ao resultado esperando
perante uma dada excitação aplicada a suas entradas. Projete esta seção de verificação para um sistema de testes que utilize
palavras binárias de resultado de 2 bits. Assuma que o circuito receba uma palavra de resultado esperado, E2E1, e a de
resultado coletado, R2R1. Esse circuito deve, então, sinalizar em sua saída C se há ou não equivalência entre o resultado
esperado e o resultado coletado. A saída deve assumir nível lógico alto quando houver equivalência.
8) Adicione ao circuito anterior a funcionalidade de sinalizar o número de bits entre o valor esperado e o resultado coletado que
não se equivalham. Esta funcionalidade deve utilizar uma saída binária de 2 bits, S2S1, de tal forma a conter os valores
possíveis entre 00 e 10, respectivos a 0, 1 e 2 diferenças entre os bits de entrada E1 e R1, E2 e R2.
9) Como o circuito projetado em (8) poderia ser estendido para sistemas de teste com excitações de 8 bits? Assuma que o
circuito citado seja disponibilizado na forma de um circuito digital e que sua estrutura/arquitetura não possa ser alterada.
10) Uma forma corriqueira de representar números negativos em sistemas binários é utilizar o bit mais significativo de uma
palavra como sinal. Em um número de 8 bits, por exemplo, o bit mais significativo, o 7º bit, é utilizado de forma que se
estiver em nível lógico alto, os demais bits representam uma quantidade negativa. Já para o nível lógico baixo, uma
quantidade positiva está sendo representada. Em uma operação de multiplicação, uma forma de predizer o sinal do produto a
ser obtido pode ser implementada apenas utilizando os bits de sinal dos multiplicandos. Desta forma, implemente um circuito
que analise os bits de sinal citados e então sinalize em sua saída S se o resultado será um valor negativo ou um valor positivo.
A sinalização da resposta positiva deve ser feita em nível lógico alto. Esse mesmo circuito deve conter outras duas saídas,
Prof. Rodrigo de Paula Rodrigues
1/3
AB, tais que se tivermos dois números positivos como operandos, AB=01; se tivermos dois números negativos, AB=10; e se
tivermos sinais opostos, AB=11.
11) A forma mais comum de se representar números negativos em sistemas binários é a chamada notação em complemento de 2.
Esta notação é obtida por meio da adição do valor binário 1 à notação em complemento de 1, a qual é, por sua vez, obtida
através da inversão de estado em cada um dos bits de uma palavra binária. Esta inversão é uma forma prática de se
implementar a idéia do “quando que se falta em cada bit para se chegar ao valor 1”. Se tivéssemos o valor binário 1001, por
exemplo, seu complemento de 1 seria 0110, enquanto o de 2, 0111. Projete um circuito combinacional que seja capaz de
obter ambos os complementos de 1 e de 2 de uma palavra de 2 bits. Este circuito deve conter as entradas I1, I2 e C, sendo que
esta última será utilizada para se especificar se a saída do circuito deverá conter um valor em complemento de 1 (C=0) ou em
complemento de 2 (C=1) da entrada.
12) Por meio da aplicação de mapas de Karnaugh, simplifique as expressões lógicas contidas nas seguintes tabelas-verdade:
a)
b)
c)
A
B
Z
A
B
Z
A
B
C
Z
d)
A
0
0
1
0
0
0
0
0
0
0
0
0
0
1
1
0
0
1
1
0
0
1
0
0
1
1
0
0
1
0
0
1
0
1
1
1
1
1
1
1
0
1
0
0
1
1
0
0
1
1
0
B
C
Z
0
1
1
1
0
1
0
0
1
1
0
0
1
1
0
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
0
1
1
13) Realize a leitura dos seguintes mapas de Karnaugh. Quando existente, levante cada uma das formas mínimas para a expressão
lógica associada ao mapa.
a)
b)
c)
A
B
0
1
0
1
1
1
0
0
B
0
1
A
0
1
0
0
1
0
1
1
1
0
0
1
1
1
0
1
0
1
0
1
BC
B
00
01
11
10
0
1
1
0
0
0
0
0
1
1
BC
j)
01
11
10
1
0
0
1
0
1
1
0
0
1
1
0
0
0
0
0
CD
1
X
1
00
01
11
10
A
0
1
1
0
0
0
1
1
0
1
BC
k)
00
01
11
10
1
0
h)
00
01
11
10
0
1
1
1
1
X
0
1
X
1
l)
AB
00
0
1
0
A
AB
CD
1
A
i)
00
01
11
10
0
1
A
0
g)
A
BC
B
f)
e)
00
01
11
10
d)
A
AB
00
01
11
10
1
1
1
1
1
0
0
1
0
0
0
0
0
1
1
0
CD
00
01
11
10
AB
00
01
11
10
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
CD
00
01
11
10
00
01
11
10
1
0
0
1
1
1
1
1
1
X
1
X
X
0
1
1
14) Aplique a simplificação por meio de mapas de Karnaugh às funções lógicas apresentadas no enunciado (2). Compare os
novos resultados com os resultados outrora obtidos.
Prof. Rodrigo de Paula Rodrigues
2/3
15) Para um circuito com entradas X, Y e Z e saída Z,
a. a qual deve estar em “1” para combinações da entrada que contenham apenas um bit em “1”;
b. a qual deve estar em “0” para combinações da entrada que contenham apenas um bit em “0”;
Assuma a ordem de entrada X, Y, Z, na qual X tenha o maior valor, e:
a) Projete o circuito admitindo que para os casos não citados assume-se o valor “0”.
b) Projete o circuito admitindo que para os casos não citados o valor lógico da saída é indiferente. Busque a menor
representação possível para este caso.
16) Para um circuito cujas combinações dos bits da entrada possam assumir o valor decimal de 0 a 15:
a. projete-o de forma que sua saída P sinalize nível lógico “1” sempre quando um valor primo se apresentar em sua
entrada;
b. projete-o de forma que sua saída I sinalize nível lógico “0” sempre quando um valor ímpar estiver em sua entrada;
c. ainda, o projete de forma que sua saída E esteja em nível lógico “1” sempre que sua entrada representar um dos
extremos decimais suportados.
17) A soma de dígitos BCD requer um cuidado especial propiciado pelo significado numérico ao se transpor casas decimais
quando se representa um valor na base decimal e quando este mesmo valor é representado em notação BCD. Projete um
circuito que receba o resultado de uma operação com dois dígitos BCDs válidos e então sinalize em sua saída (Z) se o
resultado obtido é válido ou inválido. A sinalização de resultado correto deve ocorrer em lógica positiva. A entrada é formada
pelos bits S3S2S1S0. Apresente o circuito digital em sua forma simplificada.
18) Projete um circuito combinacional que receba dois números de dois bits cada, número A e número B, e então reproduza em
sua saída Z o resultado da adição dos números de entrada. Note que a soma de dois números de 2 bits pode resultar em um
número de 3 bits.
19) Ao circuito elaborado no projeto especificado em (19), adicione um conjunto de 4 bits de saída, nomeadamente C3 C2 C1 C0,
de forma a reproduzir o complemento de 2 do número presente em sua entrada. O bit C3 deve ser o bit de sinal.
20) Projete um circuito combinacional que receba dois números de dois bits cada, A e B, de forma que em sua saída M esteja em
nível lógico “1” somente se A for maior que B, e sua saída N esteja em nível lógico “1” somente se B for maior que A.
Assuma os números A e B como estando em notação binária pura.
21) O acionamento de uma planta de fundição depende de 4 estados básicos coletados por sensores digitais binários, tais que:
a. Presença de material a ser fundido; (M)
b. Presença de combustível do tipo 1; (T1)
c. Presença de combustível do tipo 2; (T2)
d. Presença de sinalização do sensor segurança presente na planta. (A)
As combinações possíveis que resultam em operação do forno são tais que:
e. Se houver material a ser fundido e somente combustível do tipo 1, a planta poderá operar somente se não houver
alarmes de segurança;
f. Se houver material a ser fundido e ambos os tipos de combustíveis, a planta não poderá operar caso haja alarme de
segurança;
g. Se houver material a ser fundido e houver somente combustível do tipo 2, a planta poderá operar indiferentemente a
qualquer sinal de alarme.
h. Se não houver nenhum combustível ou não houver material a ser fundido, a planta somente poderá operar caso haja
algum alarme de segurança. Este último estado é um estado de teste do sistema de segurança da planta e deverá ser
contemplado pelo sistema.
Projete o circuito por meio da aplicação de mapas de Karnaugh e o apresente na menor forma possível através de soma de
produtos e também na forma contraída da notação em mintermos. Assuma a ordem de literais M, T1, T2 e A para a obtenção
da notação em mintermos.
Prof. Rodrigo de Paula Rodrigues
3/3