Universidade Federal de Mato Grosso do Sul
Facom - Faculdade de Computação
Introdução a Sistemas Digitais
Prof. Me. Liana Duenha
Segunda Prova
Nome do Aluno:
1. Dada a função booleana definida pela tabela verdade abaixo:
Entradas Saı́da
A B C
F
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
1
1 0 0
1
1 0 1
0
1 1 0
0
1 1 1
0
(a) Implemente esta função booleana usando apenas um multiplexador 8:1;
(b) Implemente esta função booleana usando um multiplexador 4:1 e portas
lógicas NOT;
(a)
(b)
AB
0
C
C
0
1
MUX
4:1
0
0
0
1
0
0
0
0
MUX 8:1
ABC
A
B
F
0
0
0
0
1
C
1
0
C
1
1
0
2. O circuito abaixo é um somador/subtrator de dados de 4 bits, implementado
usando 4 somadores completos, tal que:
• Se Op=0, S=A+B (ou seja, a saı́da representa a soma dos dados de entrada);
• Se Op=1, S=A-B (ou seja, a saı́da representa a subtração dos dados de
entrada);
Figura 1: Somador de 4 bits
S3
S2
S1
S0
Op
S0,S1,S2 e S3
são as saídas do
somador/subtrator e
Op=1 indica que uma
operação de
subtração foi feita. Se as
saídas S0,S1,S2,S3
estiverem em 0 e
Op=1, significa que
a subtração A-B
resultou em valor 0 (em
outras palavras, A=B).
Somente se todas as
entradas do NAND
forem 0, a saída será 1.
AeqB
Um circuito comparador de igualdade de dados de 4 bits possui sinais de entrada
A e B de 4 bits cada e um sinal de saı́da AeqB, onde AeqB=1 se e somente se
A=B.
Incremente o circuito somador fornecido para torná-lo também um circuito comparador de igualdade.
2
3. Considere os seguintes circuitos:
• C1 : Um latch tipo D, sensı́vel ao nı́vel 1 do clock
• C2 : Um flip-flop tipo D, sensı́vel à borda de subida do clock
Os circuitos possuem o mesmo sinal de entrada de dados D e o mesmo sinal de
entrada Clock. Os sinais Q1 e Q2 são, respectivamente, os sinais de saı́da de
dados dos circuitos C1 e C2 . Dadas ondas dos sinais de entrada D e Clock, no
diagrama de tempo abaixo, desenhe as ondas dos sinais Q1 e Q2 .
Clock
D
C1
C2
Figura 2: Diagrama de tempo do circuito
4. As Figuras 3 e 4 contêm, respectivamente, a visão da lógica de controle de leitura
e de escrita de um banco de registradores de 16 registradores.
(a) Descreva passo a passo o que ocorreria se: Read register 1=0000, Read
register 2=0110. Utilize a Figura 4 como referência.
Resposta: Os valores de 32 bits armazenados em cada um dos 16 registradores são entradas dos dois multiplexadores da figura. Como os valor de
Read register 1 e 2 são as entradas de controle dos dois multiplexadores,
os dados selecionados para saı́da do circuito são aqueles armazenados nos
registradores 0 e 6, visto que Read Register 1 é igual a 0000 e Read register
2 é igual a 0110. Assim, o circuito da figura 3 é responsável pela leitura dos
dados armazenados em dois dos registradores do banco de registradores.
(b) Descreva passo a passo o que ocorreria na próxima mudança de clock para
1 se: Write data = 0, Write Register = 1111, Write enable = 1. Utilizae a
figura 4 como referência.
Resposta: O decodificador presente na Figura 4 é responsável por direcionar 0 em todas as saı́das, exceto na saı́da correspondente ao valor binário
3
fornecido como entrada em Write Register. Como o valor fornecido em
Write register é igual a 1111, o o bit correspondente a saı́da 15 estará em
1, e os demais estarão em 0.
Considerando que Write enable é igual a 1, na próxima mudança de clock
para 1 a escrita no banco de registradores será habilitada. Como as entradas
de controle C de cada registrador dependem tanto da saı́da do decodificador
quanto do sinal de habilitação de escrita, todas as entradas C estarão em 0,
exceto a do registrador 15. Assim, a escrita será habilitada, de fato, apenas
no registrador 15, e o valor 0 presente em Write Data será escrito apenas
nesse registrador.
4
Folha suplementar para respostas.
Se precisar de rascunho, solicite folhas extras.
5
Figura 3: Visão da lógica de leitura do banco de registradores
Figura 4: Visão da lógica de escrita do banco de registradores
6