VHDL
Linguagem de Descrição e
Síntese de Circuitos Digitais
Sistemas Digitais
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Registrador Sensível a Nível com Reset e Set Assíncronos
Estratégias de Descrição de
Circuitos Síncronos
reset síncrono
process(clk)
begin
if clk’event and clk = ‘1’ then
if rst = ‘1’ then
...
else
...
end if;
end if;
end process;
reset assíncrono
process(clk,rst)
begin
if rst = ‘1’ then
...
elsif clk’event and clk = ‘1’ then
...
end if;
end process;
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Estratégias de Descrição de
Circuitos Síncronos
Arquiteturas Multiprocesso
Arquiteturas Multiprocesso
Arquiteturas Multiprocesso
Processo Simplificado
Drivers e Atribuição de Sinais
Drivers e Atribuição de Sinais
Drivers e Atribuição de Sinais
Drivers e Atribuição de Sinais
Sinais com mais de um Driver
Sinais com mais de um Driver
Sinais com mais de um Driver
Sinais com mais de um Driver
Resolution Function
Valores esperados, porém não são resolvidos!
Sinais com mais de um Driver
Resolution Function