Laboratório de Organização e
Arquitetura de Computadores
Informações Adicionais
(Interrupção) - Etapa 5
PROFESSORES:
Elmar Uwe Kurt Melcher
Joseana Macêdo Fechine
Peac6.v
wire int_enb = mir[27];
assign mpc = ~reset ? 1 :
sw[31]&int_enb? 'hF0:
jmpc ? next | mbr :
next;
main1
%
%
%
%
11110000
11110001
11110010
11110011
mic2.mif - inter
:
:
:
:
%
8
\1/3\/ 8
\/
9
\/3\/ 4 %
%proximo JJJSSFFEEIIHOTCLSPMMWRF L %
%endeMAALR10NNNN POPVPCDAREE E B%
%reco
PMMLA ABVC CSP
RRIAT I %
%
CNZ81
A
TDC T %
111100010000001101010000010010000100 ; %
111100100000001101100000000101000001 ; %
111100110000101100010000001000010000 ; %
000000010000000000000000000000000000 ; %
Lab. Org. e Arq. de Computadores - DSC-UFCG
MAR=SP=SP+1
MDR=PC-1; wr
PC=0100h; fetch
go main1
2
%
%
%
%
Outra forma de execução da
interrupção
Peac5.v
assign mpc = ~reset ? 1 :
jmpc ? (sw[31] ? 'h80:
next_addr| mbr):
{high_bit,next_addres[6:0]};
mic1.mif
Lab. Org. e Arq. de Computadores - DSC-UFCG
3